目录

专利摘要

本公开提供一种CMOS‑MEMS集成芯片的规模化制造方法,将CMOS工艺与MEMS体硅制造工艺有机融合,包括:步骤A:选取SOI基片并在所述SOI基片上划分出CMOS电路区域和MEMS谐振式悬臂梁传感器区域;所述SOI基片包括顶层硅(1)、埋氧层(2)以及体硅(3);步骤B:在步骤A所选取的SOI基片的顶层硅(1)上采用CMOS工艺制作CMOS电路和MEMS谐振式悬臂梁传感器电路;步骤C:制备金电极及MEMS谐振式悬臂梁,完成CMOS‑MEMS集成芯片的制备,采用Inter‑CMOS和Post‑CMOS工艺的融合,减小了器件的寄生电容,降低了信号噪声,大大提高了器件的稳定性和成品率。

专利状态

基础信息

专利号
CN201811360938.9
申请日
2018-11-15
公开日
2021-01-29
公开号
CN109573941B
主分类号
/B/B81/ 作业;运输
标准类别
微观结构技术
批准发布部门
国家知识产权局
专利状态
有效专利

发明人

赵俊元 朱银芳 王栎皓 杨晋玲 杨富华

申请人

中国科学院半导体研究所

申请人地址

100083 北京市海淀区清华东路甲35号

专利摘要

本公开提供一种CMOS‑MEMS集成芯片的规模化制造方法,将CMOS工艺与MEMS体硅制造工艺有机融合,包括:步骤A:选取SOI基片并在所述SOI基片上划分出CMOS电路区域和MEMS谐振式悬臂梁传感器区域;所述SOI基片包括顶层硅(1)、埋氧层(2)以及体硅(3);步骤B:在步骤A所选取的SOI基片的顶层硅(1)上采用CMOS工艺制作CMOS电路和MEMS谐振式悬臂梁传感器电路;步骤C:制备金电极及MEMS谐振式悬臂梁,完成CMOS‑MEMS集成芯片的制备,采用Inter‑CMOS和Post‑CMOS工艺的融合,减小了器件的寄生电容,降低了信号噪声,大大提高了器件的稳定性和成品率。

相似专利技术

无相关信息