← 返回列表

一种存储器的编程方法和系统

申请号: CN201810941467.4
申请人: 兆易创新科技集团股份有限公司
申请日期: 2018年8月17日

摘要文本

本发明公开了一种存储器的编程方法和系统。方法包括以下步骤:编程时序B11时,向存储器的存储单元施加编程电压,存储单元有r个,r为正整数;校验时序Y11时,向r个存储单元施加校验电压,当有u个存储单元校验失败时,则在编程时序B1u时,对u个校验失败的所述存储单元施加经过增幅的编程电压以重新写入数据,0<u≤r,u为正整数;校验时序Y1u时,向u个重新写入数据的存储单元施加校验电压,全部校验成功则结束,如果有v个存储单元校验失败,0≤v≤u,则向校验失败的v个存储模块中重新写入数据。

专利详细信息

项目 内容
专利名称 一种存储器的编程方法和系统
专利类型 发明授权
申请号 CN201810941467.4
申请日 2018年8月17日
公告号 CN110888519B
公开日 2024年2月20日
IPC主分类号 G06F1/3234
权利人 兆易创新科技集团股份有限公司
发明人 贺元魁; 潘荣华
地址 北京市海淀区丰豪东路9号院8号楼1至5层101

专利主权项内容

1.一种存储器的编程方法,其特征在于,包括以下步骤:编程时序B11时,向存储器的存储单元施加编程电压,存储单元有r个,r为正整数;校验时序Y11时,向r个存储单元施加校验电压,当有u个存储单元校验失败时,则在编程时序B1u时,对u个校验失败的所述存储单元施加经过增幅的编程电压以重新写入数据,0<u≤r,u为正整数;其中,在编程时序B1u时,对第一状态的u个存储单元的选择字线和第2状态至第t状态的存储单元的选择字线施加编程电压以写入数据施加编程电压,对未选择字线施加通过电压,对选择位线施加0V,对未选择位线施加正电压;校验时序Y1u时,向u个重新写入数据的存储单元施加校验电压,全部校验成功则结束,如果有v个存储单元校验失败,0≤v≤u,则向校验失败的v个存储模块中重新写入数据;其中,r个所述存储单元被施加编程电压后按顺序排列的第1状态的存储单元至第t状态的存储单元,t小于等于r,t为正整数;校验时序Y1对第1状态的存储单元进行校验时,只对被校验的第1状态存储单元的位线充电,校验时序Y1包括校验时序Y11至校验时序Y1w;校验时序Ys对第S状态的存储单元进行校验时,只对被校验的第s状态存储单元的位线充电,1≤s≤t,s为正整数;其中,当第s状态的存储单元中的一部分校验失败时,只对第s状态中校验失败的存储单元重新输入数据和重新校验;其中,校验时序Y1时,对第1状态的存储单元连接的字线施加校验电压,将第1状态的存储单元所在的位线预充到预充电电压,对其他字线施加通过电压;接着对充电后的位线进行第一时间的放电,然后将放电后的位线电压与第一判定电压进行比较,若放电后位线的电压高于所述第一判定电压,则表示校验成功,反之,表示校验失败需再次向存储器中存入数据,并再次对第1状态的存储单元进行校验;其中,在检验时序Y1校验失败后,对第1状态至第t状态的存储单元所连接的字线施加经过增幅的编程电压;在检验时序Ys校验失败后,对第s状态至第t状态的存储单元所连接的字线施加经过增幅的编程电压;其中,校验时序Y1时,第1状态的存储单元存在于p条位线上,其中有q条位线上的存储单元校验失败后,对校验失败的q条位线上的第1状态的存储单元和第2至第t状态的存储单元所连接的字线施加经过增幅的编程电压,并再次对校验失败的q条位线上的第1状态的存储单元进行校验,q≤p,p和q都为正整数。