← 返回列表

具有PUF及随机数产生器的电路及其操作方法

申请号: CN202311827853.8
申请人: 旺宏电子股份有限公司
申请日期: 2018年3月29日

摘要文本

本发明公开了一种具有PUF及随机数产生器的电路及其操作方法,可应用于单个封装式集成电路或多芯片上的器件。该电路包括多个非易失性存储器存储单元、以及用于使用物理不可复制功能来生成初始密钥并将初始密钥存储于多个非易失性存储器存储单元中的一组非易失性存储器存储单元中的逻辑。器件可包括用于使用随机数产生器来产生随机数的逻辑、以及用于将初始密钥与随机阵列合以生成增强型密钥的逻辑。物理不可复制功能可使用自多个非易失性存储器存储单元中的非易失性存储器存储单元导出的熵来生成初始密钥。本发明还公开了用于禁止对一组非易失性存储器存储单元中的数据进行改变且由此在密钥存储于所述一组中之后冻结密钥的逻辑。

专利详细信息

项目 内容
专利名称 具有PUF及随机数产生器的电路及其操作方法
专利类型 发明申请
申请号 CN202311827853.8
申请日 2018年3月29日
公告号 CN117574453A
公开日 2024年2月20日
IPC主分类号 G06F21/73
权利人 旺宏电子股份有限公司
发明人 洪俊雄; 张坤龙; 陈耕晖; 黄世昌
地址 中国台湾新竹科学工业园区力行路16号

专利主权项内容

1.一种具有PUF及随机数产生器的电路,包括:多个非易失性存储器存储单元;用于使用物理不可复制功能的逻辑,使用所述多个非易失性存储器存储单元中的非易失性存储器存储单元来生成第一密钥,且存储该第一密钥至一组非易失性存储单元;随机数产生器,用于生成第二密钥;用于将所述第一密钥与所述第二密钥组合以生成增强型密钥的逻辑;用于在该第一密钥存储到该组非易失性存储单元之后将一个指示符存储单元的指示符设置为从第一状态至第二状态的逻辑;用于将所述增强型密钥存储于所述多个非易失性存储器存储单元中的一第二组非易失性存储器存储单元中的逻辑;用于在所述增强型密钥存储于所述一组非易失性存储器存储单元中之后禁止对所述一第二组非易失性存储器存储单元中的数据进行改变的逻辑;端口,用于自所述多个非易失性存储器存储单元进行外部数据通信;以及安全逻辑,耦接至所述多个非易失性存储器存储单元,所述安全逻辑在协议中利用所述增强型密钥来允许存取存储于所述多个非易失性存储器存储单元中的数据;其中,所述多个非易失性存储器存储单元包括:由非易失性存储器存储单元形成的阵列,具有用于存取所述阵列的周边电路,并且其中所述周边电路具有允许存取所述一组非易失性存储器存储单元以写入所述初始密钥的第一状态、以及禁止存取所述一组非易失性存储器存储单元来进行写入同时允许存取所述阵列中的其他非易失性存储器存储单元来进行写入的第二状态;其中,所述物理不可复制功能利用所述多个非易失性存储器存储单元中的非易失性存储器存储单元所产生的熵来生成所述第一密钥。 (来 自 马 克 数 据 网)