← 返回列表
半导体封装结构及其制作方法
摘要文本
一种半导体封装结构，包括一线路增层基板、一芯片、多个导电柱、一模封层及至少一内存模块；线路增层基板包括第一表面及第二表面，分别暴露出多个覆晶焊垫、多个第一焊垫及多个第二焊垫；芯片的第一面与这些覆晶焊垫电性连接；导电柱设于线路增层基板的第一表面，并分别与对应的第一焊垫电性连接；模封层设于线路增层基板的第一表面，且覆盖芯片及导电柱；芯片的第二面及各导电柱的第一端是暴露于模封层；内存模块设于模封层上，并与暴露于模封层的导电柱的第一端电性连接。本发明提供一种半导体封装结构及其制作方法，能够增加芯片的散热能力以及避免因导电线路良率问题而造成芯片的陪葬耗损。
申请人信息
- 申请人:恒劲科技股份有限公司
- 申请人地址:中国台湾新竹县湖口乡新兴路458之17号
- 发明人: 恒劲科技股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 半导体封装结构及其制作方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN201811254743.6 |
| 申请日 | 2018年10月26日 |
| 公告号 | CN111106096B |
| 公开日 | 2024年1月5日 |
| IPC主分类号 | H01L25/065 |
| 权利人 | 恒劲科技股份有限公司 |
| 发明人 | 胡竹青; 许诗滨; 许哲玮 |
| 地址 | 中国台湾新竹县湖口乡新兴路458之17号 |
专利主权项内容
1.一种半导体封装结构，其特征在于，包括：一线路增层基板，包括相对的一第一表面及一第二表面，该第一表面暴露出多个覆晶焊垫及多个第一焊垫，该第二表面暴露出多个第二焊垫；一芯片，包括相对的一第一面及一第二面，以该第一面面对于该线路增层基板的该第一表面，而与这些覆晶焊垫电性连接；多个导电柱，具有相对的第一端及第二端，设置于该线路增层基板的该第一表面，并以第二端与对应的这些第一焊垫分别电性连接；一模封层，设置于该线路增层基板的该第一表面上，而覆盖该芯片及这些导电柱，该芯片的该第二面及各导电柱的一第一端是暴露于该模封层；以及多个内存模块，相互独立地设置于该模封层上的不同位置而于一纵向投影方向互不重叠，并分别与暴露于该模封层的对应的该导电柱的该第一端电性连接，其中，该芯片与这些内存模块于该纵向投影方向互不重叠，并且该芯片嵌埋于该模封层内部而与这些内存模块于一横向投影方向互不重叠。 微信公众号马克数据网