← 返回列表
集成电路制造方法及其制造系统
摘要文本
本公开提供一种集成电路制造方法，包括建立一掩模模型以及一复合光刻计算(compound lithography computational, CLC)模型，上述掩模模型用以模拟一掩模图像，上述复合光刻计算模型用以模拟一晶圆图案；使用一测量的掩模图像校正上述掩模模型；使用一测量的晶圆数据及校正后的上述掩模模型校正上述复合光刻计算模型；以及使用校正后的上述复合光刻计算模型对一集成电路图案执行一光学邻近校正(OPC)程序，从而产生用于掩模工艺的一掩模图案。
申请人信息
- 申请人:台湾积体电路制造股份有限公司
- 申请人地址:中国台湾新竹市
- 发明人: 台湾积体电路制造股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 集成电路制造方法及其制造系统 |
| 专利类型 | 发明授权 |
| 申请号 | CN201810939965.5 |
| 申请日 | 2018年8月17日 |
| 公告号 | CN109582995B |
| 公开日 | 2024年2月2日 |
| IPC主分类号 | G03F1/36 |
| 权利人 | 台湾积体电路制造股份有限公司 |
| 发明人 | 黄旭霆; 周自翔; 刘如淦 |
| 地址 | 中国台湾新竹市 |
专利主权项内容
微信公众号马克数据网 1.一种集成电路制造方法，包括：建立一掩模模型以及一复合光刻计算模型，上述掩模模型用以模拟投影在一晶圆上的一掩模图像，上述复合光刻计算模型用以模拟一晶圆图案；使用投影在一图像台的一测量的掩模图像校正上述掩模模型；使用一测量的晶圆数据及校正后的上述掩模模型校正上述复合光刻计算模型；以及使用校正后的上述复合光刻计算模型对一集成电路图案执行一光学邻近校正程序，从而产生用于一掩模工艺的一掩模图案。