一种USB PD通信的BMC信号发送装置

专利主权项内容

1.一种USB PD通信的BMC信号发送装置，其特征在于：包括依次连接的信号幅度设置模块、转换速率控制模块、电压-电流转换模块和发送驱动模块；所述信号幅度设置模块，用于设置BMC发送信号的电压幅度，生成第一电压信号，所述第一电压信号的电压幅度为1.125V，允许的偏差为±75mV；所述转换速率控制模块，用于对所述第一电压信号高低电平的转换速率进行控制，生成与所述第一电压信号幅度相同、转换速率不同的第二电压信号；所述电压-电流转换模块，用于将第二电压信号转换为电流信号；所述发送驱动模块，用于把电流信号转换为BMC发送信号并传送至CC线上；所述转换速率控制模块对所述第一电压信号高低电平的转换速率进行控制，使得信号上升和下降时间都不小于300ns；所述信号幅度设置模块和转换速率控制模块的电路包括组成负反馈回路的第一放大器、第一NMOS管、第一电阻、第二电阻、第一电容、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第三NMOS管、第一开关、第二开关和第二电容，所述第一放大器正相端连接相对于地的外部参考电压vref，输出端与第一NMOS管的栅极相连，第一NMOS管的漏极连接供电电源，源极串联第二电阻和第一电阻，第一电阻另一端接地，所述第一放大器负相端连接在第一电阻和第二电阻之间的连线上，所述第一电容第一端连接第一放大器输出端，所述第一电容第二端接地，所述第一PMOS管的源极、所述第二PMOS管的源极和所述第三PMOS管的源极并联在所述第一NMOS管的源极端，所述第一PMOS管的栅极和漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极连接同一外部偏置电流ibias，所述第二PMOS管的漏极连接第二NMOS管的漏极和栅极，所述第二NMOS管的栅极连接所述第三NMOS管的栅极，所述第三PMOS管的漏极通过串联的第一开关和第二开关连接第三NMOS管的漏极，所述第二电容与第二开关和第三NMOS管组成串联的电路并联，所述第二NMOS管和第三NMOS管的源极接地，所述第一开关和第二开关的控制信号分别为BMC数字信号(data)以及其反相信号；所述信号幅度设置模块和转换速率控制模块的电路包括第三放大器、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第六NMOS管、第七NMOS管、第四电容、第五电容、第五电阻、第六电阻、第三开关和第四开关，所述第三放大器正相端连接相对于电源的外部参考电压vdd-vref，输出端连接第六PMOS管栅极，所述第六PMOS管源极依次串联第六电阻和第五电阻，第五电阻另一端连接电源，所述第六PMOS管漏极接地，所述第三放大器负相端连接在第五电阻和第六电阻的连接线上，所述第三放大器的输出端还连接第四电容第一端，所述第四电容另一端接所述电源，所述第七PMOS管源极、所述第八PMOS管源极和所述第九PMOS管源极连接所述电源，所述第七PMOS管漏极和栅极、所述第八PMOS管栅极和所述第九PMOS管栅极连接外部偏置电流ibias，所述第八PMOS管漏极连接第六NMOS管漏极，所述第六NMOS管漏极连接第六PMOS管栅极，所述第六NMOS管栅极还连接第七NMOS管栅极，所述第七NMOS管源极连接第六NMOS管源极和第六PMOS管源极，所述第七NMOS管漏极通过串联的第三开关和第四开关连接第九PMOS管漏极，所述第五电容并联在所述第九PMOS管源极与第三开关和第四开关的连线之间，所述第四开关和第三开关的控制信号分别为BMC数字信号(data)以及其反相信号；所述电压-电流转换模块和发送驱动模块的电路包括第二放大器、第四PMOS管、第四NMOS管、第三电阻、第三电容、第五PMOS管、第五NMOS管和第四电阻，所述第二放大器的正相端连接在第一开关和第二开关的连线上，所述放大器的输出端连接第四NMOS管栅极，所述第四NMOS管源极串联第三电阻，所述第三电阻的另一端接地，第四NMOS管漏极连接第四PMOS管漏极和栅极，第四PMOS管源极连接电源，所述第二放大器负相端连接第四NMOS管源极，所述第二放大器输出端还连接有第三电容第一端，第三电容第二端接地，所述第四PMOS管栅连接第五PMOS管栅极，第五PMOS管源极连接电源，漏极连接所述第四电阻，所述第四电阻的另一端连接第五NMOS管漏极，所述第五NMOS管源极接地，所述第五PMOS管漏极与CC线相连；所述电压-电流转换模块和发送驱动模块的电路包括第四放大器、第十PMOS管、第八NMOS管、第七电阻、第八电阻和第六电容，所述第四放大器正相端连接在所述第三开关和所述第四开关的连接线上，所述第四放大器的输出端连接第十PMOS管栅极，所述第十PMOS管漏极串联第八电阻，所述第八电阻的另一端连接第八NMOS管漏极，所述第八NMOS管源极接地，所述第十PMOS管源极串联第七电阻，第七电阻另一端连接电源，所述第四放大器负相端连接第十PMOS管源极，所述第四放大器的输出端还连接第六电容第一端，第六电容另一端连接电源，所述第十PMOS管漏极与CC线相连。