一种基于模拟锁相环的时钟移相电路

专利主权项内容

1.一种基于模拟锁相环的时钟移相电路，其特征在于，所述时钟移相电路包括：90度移相电路、寄存器可调移相选择电路、采样电路、移相控制电路；分频器中Div256信号、Div512信号、Fck信号连在90度移相电路的输入端，使能信号EN接在90度移相电路的使能输入信号端，90度移相电路输出时钟信号为FPN90；分频器中Div2信号、Divx2信号、Div4信号、Divx4信号、Div8信号、Divx8信号、Div16信号、Divx16信号、Div32信号、Divx32信号、Div64信号、Divx64信号、选择控制信号PHSSL<5 : 0>接在寄存器可调移相选择电路的输入端，可调移相信号FPSS为寄存器控制可调移相选择电路的输出；90度移相时钟FPN90、可调移相信号FPSS、高频时钟Fck、使能控制信号XCLR为采样电路的输入信号，调整后的移相时钟FPH为采样电路的输出；选择控制信号PHSSL<5 : 0>、使能信号EN、90度移相时钟FPN90、调整后的移相时钟FPH为移相控制电路的输入，可调整移相时钟信号FPHS为移相控制电路的输出；可调整移相时钟信号FPHS、90度移相时钟FPN90为时钟移相电路的输出时钟信号；分频器中Div2信号、Divx2信号、Div4信号、Divx4信号、Div8信号、Divx8信号、Div16信号、Divx16信号、Div32信号、Divx32信号、Div64信号、Divx64信号、移相选择控制信号PHSSL<5 : 0>接在寄存器可调移相选择电路的输入，可调移相信号FPSS为寄存器可调移相选择电路的输出；Div2和Divx2为对偶时钟，接在二选一标准单元的输入，由PHSSL<0>选择输出，当PHSSL<0>＝1时，选择Div2输出，当PHSSL<0>＝0时，选择Divx2输出，依次类推；六个二选一电路输出经过与门运算后作为寄存器可调移相选择电路的输出信号FPSS；Fck信号反相后作为采样电路的采样时钟，接在第一D触发器的时钟输入端，寄存器可调移相选择电路的输出信号FPSS作为第一D触发器的输入信号，第一D触发器的输出FPSM作为第二D触发器的采样时钟，90度相移时钟FPN90作为第二D触发器的输入信号，第二D触发器的输出FPS作为第三D触发器的输入信号，高频时钟Fck作为第三D触发器的采样时钟，第三D触发器的输出信号为调整后移相时钟FPH。