← 返回列表
一种基于数据压缩技术的时间序列信号存储测试装置及方法
摘要文本
本发明属于嵌入式存储测试及数据压缩技术领域，具体公开一种基于数据压缩技术的时间序列信号存储测试装置及方法，该装置可以准确有效的记录电子学系统产生的一系列时间动作信号，并提出了一种数据压缩存储算法，采用这种算法进行数据存储，可以极大的减少装置对存储器容量的开销，该装置具有测量精度高、体积小、功耗低、携带方便、存储时间长等优点。
申请人信息
- 申请人:中国工程物理研究院总体工程研究所
- 申请人地址:621908 四川省绵阳市绵山路64号
- 发明人: 中国工程物理研究院总体工程研究所
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种基于数据压缩技术的时间序列信号存储测试装置及方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN201810026072.1 |
| 申请日 | 2018年1月11日 |
| 公告号 | CN108198585B |
| 公开日 | 2024年1月30日 |
| IPC主分类号 | G11C11/22 |
| 权利人 | 中国工程物理研究院总体工程研究所 |
| 发明人 | 周继昆; 张荣; 邓婷 |
| 地址 | 四川省绵阳市绵山路64号 |
专利主权项内容
1.一种基于数据压缩技术的时间序列信号存储测试装置，其特征在于，包括：光电隔离器，用于将输入的多通道时间序列信号转换为标准电平数字信号；CPLD器件，与所述光电隔离器连接；CPLD器件用于读取标准电平数字信号的高低电平，并将读取到的高低电平按数据压缩算法进行编码，并且具体为：当CPLD收到零时刻触发信号时，开始对各通道时间序列信号进行采样；CPLD以10KHz的采样频率对各通道时间序列信号进行边沿跳变检测，将跳变时刻对应的时间和信号的逻辑值写入铁电存储器；其中跳变时刻的时间是相对于零时刻的时间；铁电存储器中地址为0x0000和0x0001的存储单元存储总时间，其中0x0000为时间低位，0x0001为时间高，其余每次信号跳变时依次占用3个存储单元；铁电存储器，与所述CPLD器件连接，用于存储编码后的数据；数据回读模块，与所述CPLD器件连接，用于将存储的数据传输到上位机，由上位机对时间序列信号进行恢复还原并显示。