← 返回列表
基于地址屏障无锁处理并发IO命令
摘要文本
本申请提出了基于地址屏障无锁处理并发IO命令的方法与固态存储设备。本申请的基于地址屏障无锁处理并发IO命令的方法包括：响应于接收第一写命令，判断第一写命令同排序集合中的任何写命令是否冲突；响应于第一写命令同排序集合中的任何写命令都不冲突，将第一写命令插入到排序集合中，处理第一写命令；若所述第一写命令访问的逻辑地址所属的逻辑地址块同处理中的读命令访问的逻辑地址所属的逻辑地址块相同或相交叠，使所述读命令元数据中的更新计数递增；响应于第一写命令被处理完成，将第一写命令从排序集合中取出。 更多数据：搜索马克数据网来源：
申请人信息
- 申请人:北京忆恒创源科技股份有限公司
- 申请人地址:100192 北京市海淀区西小口路66号中关村东升科技园B-2号楼A302室
- 发明人: 北京忆恒创源科技股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 基于地址屏障无锁处理并发IO命令 |
| 专利类型 | 发明授权 |
| 申请号 | CN201710523303.5 |
| 申请日 | 2017年6月30日 |
| 公告号 | CN109213423B |
| 公开日 | 2024年1月26日 |
| IPC主分类号 | G06F3/06 |
| 权利人 | 北京忆恒创源科技股份有限公司 |
| 发明人 | 孙清涛; 鲁海波; 路向峰 |
| 地址 | 北京市海淀区西小口路66号中关村东升科技园B-2号楼A302室 |
专利主权项内容
1.一种并发IO命令的无锁处理方法，其特征在于，包括：响应于接收第一写命令，判断第一写命令同排序集合中的任何写命令是否冲突；响应于第一写命令同排序集合中的任何写命令都不冲突，将第一写命令插入到排序集合中，处理第一写命令；若所述第一写命令访问的逻辑地址所属的逻辑地址块同处理中的读命令访问的逻辑地址所属的逻辑地址块相同或相交叠，使所述读命令元数据中的更新计数递增；响应于第一写命令被处理完成，将第一写命令从排序集合中取出；还包括：响应于第一写命令同排序集合中的任一写命令冲突，将第一写命令置于等待集合中；响应于等待集合中的第一IO命令同排序集合中的任何写命令冲突消失，处理第一IO命令，直到第一IO命令处理完成。 （来 自 马 克 数 据 网）