← 返回列表

NAND闪存的版图结构和NAND闪存芯片

申请号: CN201710212477.X
申请人: 兆易创新科技集团股份有限公司
申请日期: 2017年4月1日

摘要文本

本发明实施例公开了一种NAND闪存的版图结构和NAND闪存芯片。NAND闪存包括数据块阵列、X方向的选通电路、地址译码与高压转换电路以及可控电压源,数据块阵列中包含依次排列的2N个数据块;数据块阵列选通电路分别分布在数据块单元两侧,用于控制数据块阵列中的偶数据块或奇数据块;N个地址译码与高压转换电路位于数据块阵列旁选通电路的外侧中的一侧;每个地址译码与高压转换电路产生的高压信号和可控电压源产生的信号共同控制与地址译码与高压转换电路相邻的选通电路,以及所述高压信号在版图上横穿数据块阵列控制与地址译码与高压转换电路不相邻的选通电路。本发明实施例可以节省版图面积,提高版图利用率。

专利详细信息

项目 内容
专利名称 NAND闪存的版图结构和NAND闪存芯片
专利类型 发明授权
申请号 CN201710212477.X
申请日 2017年4月1日
公告号 CN108665927B
公开日 2024年1月23日
IPC主分类号 G11C16/08
权利人 兆易创新科技集团股份有限公司
发明人 苏志强; 张现聚; 李建新; 纪艳丽
地址 北京市海淀区丰豪东路9号院8号楼1至5层101

专利主权项内容

1.一种NAND闪存的版图结构,所述NAND闪存包括数据块阵列、X方向的选通电路、地址译码与高压转换电路以及可控电压源,其特征在于,所述数据块阵列中包含依次排列的2N个数据块,其中,N为自然数;所述数据块阵列的左侧分布有N个选通电路,用于控制数据块阵列中的奇数据块或偶数据块,所述数据块阵列的右侧分布有N个选通电路,用于控制数据块阵列中的偶数据块或奇数据块;N个地址译码与高压转换电路位于分布在数据块阵列左侧的选通电路的左侧,或者位于分布在数据块阵列右侧的选通电路的右侧,每个地址译码与高压转换电路用于控制一对选通电路,该一对选通电路包括一个位于数据块阵列左侧的选通电路和一个位于数据块阵列右侧的选通电路;每个地址译码与高压转换电路产生的高压信号和可控电压源产生的信号共同控制与地址译码与高压转换电路相邻的选通电路,以及所述高压信号在版图上横穿数据块阵列控制与地址译码与高压转换电路不相邻的选通电路;在可控电压源与各个选通电路之间的连接线以及地址译码与高压转换电路与较远端的选通电路之间的连接线通过过孔设置在所处版图的不同层当中,其中,不同层之间由绝缘体隔离开。