← 返回列表
集成电路和形成集成电路的方法
摘要文本
本申请的各个实施例涉及一种包括在同质底电极通孔(BEVA)顶面上的存储单元的集成电路。在一些实施例中，集成电路包括导线、通孔介电层、通孔和存储单元。通孔介电层覆盖在导线上。通孔延伸穿过通孔介电层至导线，并具有第一侧壁、第二侧壁和顶面。通孔的第一侧壁和第二侧壁分别在通孔的相对侧上且直接接触通孔介电层的侧壁。通孔的顶面是同质的并且基本上是平坦的。此外，通孔的顶面从通孔的第一侧壁横向延伸到通孔的第二侧壁。存储单元直接位于通孔的顶面上。本发明实施例还涉及形成集成电路的方法。
申请人信息
- 申请人:台湾积体电路制造股份有限公司
- 申请人地址:中国台湾新竹
- 发明人: 台湾积体电路制造股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 集成电路和形成集成电路的方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311752123.6 |
| 申请日 | 2017年12月6日 |
| 公告号 | CN117560931A |
| 公开日 | 2024年2月13日 |
| IPC主分类号 | H10B61/00 |
| 权利人 | 台湾积体电路制造股份有限公司 |
| 发明人 | 陈侠威; 朱文定; 廖钰文 |
| 地址 | 中国台湾新竹市新竹科学工业园区力行六路八号 |
专利主权项内容
1.一种集成电路，包括：导线；覆盖所述导线的通孔介电层；通孔，所述通孔穿过所述通孔介电层延伸到所述导线，其中，所述通孔具有第一侧壁、第二侧壁和顶面，其中，所述通孔的所述第一侧壁和所述第二侧壁分别位于所述通孔的相对侧上，其中，所述通孔的所述第一侧壁和所述第二侧壁直接接触所述通孔介电层的侧壁，其中，所述通孔的顶面是同质的，并且其中，所述通孔的所述顶面从所述通孔的所述第一侧壁横向延伸到所述通孔的所述第二侧壁；直接地位于所述通孔的所述顶面上的存储单元，以及器件介电层，覆盖所述存储单元和所述通孔介电层，其中，所述器件介电层和所述通孔介电层是相同材料并且是二氧化硅、低κ电介质、碳化硅、氮化硅或前述的任一组合；其中，所述通孔介电层包括下部介电层和覆盖并直接接触所述下部介电层的上部介电层，其中，所述通孔的宽度从所述通孔的所述顶面到所述下部介电层与所述上部介电层之间的界面连续减小，并且其中，所述通孔的宽度从所述界面到所述通孔的最底面是一致的，其中，所述存储单元包括底电极，所述底电极覆盖并直接接触所述通孔介电层和所述通孔的所述顶面，所述通孔的、与所述底电极直接接触的所述顶面是单一材料并且是平坦化后形成的平坦表面。