← 返回列表
一种功率缓冲二极管芯片结构及其制作方法
摘要文本
本发明公开了一种功率缓冲二极管芯片结构及其制作方法,该结构包括从下至上依次层叠的下金属层、衬底和外延层,外延层上形成有深扩散区域,深扩散区域上形成有阱区,所述阱区上形成有浅层扩散区域,阱区上形成有沟道电阻区域,沟道电阻区域与深扩散区域和浅层扩散区域相连,外延层、阱区的导电类型与衬底的导电类型相同,浅层扩散区域、深扩散区域的导电类型与衬底的导电类型相反;浅层扩散区域上设置有功率缓冲二极管的另一电极,浅层扩散区域与电阻区域的连接部上设置有介质层,深扩散区域和阱区的连接部上设置有金属。通过上述半导体结构将电路中多个元器件集成于同一芯片中,使制作的半导体器件体积小,有利于小型化集成,且成本低。。(来 自 马 克 数 据 网)
申请人信息
- 申请人:成都方舟微电子有限公司
- 申请人地址:610000 四川省成都市高新区紫荆东路9号
- 发明人: 成都方舟微电子有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种功率缓冲二极管芯片结构及其制作方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN201711115543.8 |
| 申请日 | 2017年11月13日 |
| 公告号 | CN107731932B |
| 公开日 | 2024年2月2日 |
| IPC主分类号 | H01L29/861 |
| 权利人 | 成都方舟微电子有限公司 |
| 发明人 | 张少锋; 周仲建 |
| 地址 | 四川省成都市高新区紫荆东路9号 |
专利主权项内容
1.一种功率缓冲二极管芯片结构,其特征在于,包括从下至上依次层叠的下金属层、衬底、外延层,所述外延层上形成有深扩散区域,所述深扩散区域上形成有阱区,所述阱区上形成有浅层扩散区域,所述阱区上形成有沟道电阻区域,所述沟道电阻区域与深扩散区域和浅层扩散区域相连,所述外延层、阱区的导电类型与衬底的导电类型相同,所述浅层扩散区域、深扩散区域的导电类型与衬底的导电类型相反;所述浅层扩散区域上设置有功率缓冲二极管电极,所述浅层扩散区域与电阻区域的连接部上设置有介质层;所述深扩散区域和阱区的连接部上设置有上金属层;所述衬底和下金属层作为功率缓冲二极管的另一个电极;所述外延层包括多个依次层叠的外延层,所述外延层掺杂的导电杂质的浓度由上至下依次增加。