半导体存储器件结构及其制作方法

专利主权项内容

1.一种半导体存储器件结构的制作方法，其特征在于，所述制作方法包括：1)提供一半导体衬底，所述半导体衬底包括有源区及沟槽隔离结构，所述有源区由所述沟槽隔离结构隔离；2)形成字线沟槽掩膜层于所述半导体衬底表面，所述字线沟槽掩膜层具有间隔排列的字线沟槽窗口，所述字线沟槽窗口与所述有源区交叉，所述字线沟槽掩膜层具有间隔排列的多个呈直线型延伸的条状掩膜，相邻两所述条状掩膜之间包括所述字线沟槽窗口；3)形成边界图形掩膜层于所述字线沟槽掩膜层上，所述边界图形掩膜层具有覆盖于所述字线沟槽掩膜层的第一端的第一边界掩膜层及覆盖于所述字线沟槽掩膜层的第二端的第二边界掩膜层，所述第一边界掩膜层与所述第二边界掩膜层具有相间排列的凸出部，每个所述凸出部覆盖一所述字线沟槽窗口的尾部，且每相邻的两个所述凸出部之间显露一所述字线沟槽窗口，所述第一边界掩膜层的凸出部与所述第二边界掩膜层的凸出部呈交错排列，所述边界图形掩膜层还具有覆盖于所述字线沟槽掩膜层两侧的第三边界掩膜层；4)基于所述字线沟槽掩膜层、所述第一边界掩膜层及所述第二边界掩膜层刻蚀所述半导体衬底，以于所述半导体衬底中形成相互独立的字线沟槽，基于所述第三边界掩膜层将位于所述字线沟槽掩膜层两侧的若干所述字线沟槽排除；5)基于所述字线沟槽制作字线结构，相对于所述有源区的配置数组区，任一所述字线结构具有长端尾部及短端尾部，且相邻的两所述字线结构的所述长端尾部与所述短端尾部呈长短交错排布；以及6)于所述字线结构的所述长端尾部制作接触结构，以实现所述字线结构的电引出。