一种优化器件特性的半导体结构及其制造方法
摘要文本
本发明涉及一种优化器件特性的半导体结构及其制造方法，其特征在于：在所述有源区内，沟槽的下方设有第一导电类型区，所述第一导电类型区包覆沟槽的槽底；本发明通过在有源区沟槽底部设置第一导电类型区，使得有源区耐压低于终端保护区，器件耐压时击穿点位于有源区，同时还降低了器件导通电阻，且该器件制造方法与现有半导体工艺兼容，制造成本低，适应范围广，安全可靠。 来源：马 克 团 队
申请人信息
- 申请人:无锡新洁能股份有限公司
- 申请人地址:214131 江苏省无锡市滨湖区高浪东路999号(与华清路交叉口)无锡(滨湖)国家信息传感中心-B1楼东侧2楼
- 发明人: 无锡新洁能股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种优化器件特性的半导体结构及其制造方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN201711043510.7 |
| 申请日 | 2017年10月31日 |
| 公告号 | CN107658343B |
| 公开日 | 2024年3月12日 |
| IPC主分类号 | H01L29/78 |
| 权利人 | 无锡新洁能股份有限公司 |
| 发明人 | 朱袁正; 周锦程; 叶鹏; 刘晶晶 |
| 地址 | 江苏省无锡市滨湖区高浪东路999号(与华清路交叉口)无锡(滨湖)国家信息传感中心-B1楼东侧2楼 |
专利主权项内容
1.一种优化器件特性的半导体结构，包括半导体器件，在所述半导体器件的俯视平面上，包括位于半导体基板上的有源区(01)以及终端保护区(02)，所述有源区(01)位于半导体基板的中心区，终端保护区(02)位于有源区的外圈且环绕包围所述有源区(01)，半导体基板包括与漏极相连的漏极金属(1)，在所述漏极金属(1)上设有第一导电类型硅衬底(2)，第一导电类型硅衬底(2)上设有第一导电类型外延层(3)，第一导电类型外延层(3)的上表面设有第二导电类型体区(10)，第二导电类型体区(10)内设有沟槽(4)，所述沟槽(4)从第二导电类型体区(10)的表面伸入到所述第二导电类型体区(10)下方的第一导电类型外延层(3)内，沟槽(4)内的中心区填充有导电多晶硅(6)以及位于所述导电多晶硅(6)外圈的第一类绝缘介质体(5)，在所述导电多晶硅(6)上部的两侧设有内沟槽(7)，所述内沟槽(7)内生长有栅氧化层(8)，在所述生长有栅氧化层(8)的内沟槽(7)内填充有栅极导电多晶硅(9)，在所述第一导电类型外延层(3)的上方设有第二类绝缘介质体(12)；在所述有源区(01)内，第二导电类型体区(10)内设有两个第一导电类型源极区(11)，所述第一导电类型源极区(11)与沟槽(4)的外壁相接触，在所述第二类绝缘介质体(12)的上方设有与源极相连的源极金属(13)，所述源极金属(13)通过第二类绝缘介质体(12)上的通孔与第一导电类型源极区(11)、第二导电类型体区(10)欧姆接触，其特征在于：在所述有源区(01)内，沟槽(4)的下方设有第一导电类型区(14)，所述第一导电类型区(14)包覆沟槽(4)的槽底。