← 返回列表
肖特基器件结构及其制造方法
摘要文本
本发明提供一种肖特基器件结构及其制造方法，包括：N型外延层，其形成有多个第一沟槽以及位于第一沟槽外围区域的第二沟槽；氧化层及多晶硅，形成于第一沟槽及第二沟槽内；第三沟槽，去除第一沟槽内的部分多晶硅及氧化层而成；金属硅化物，形成于第三沟槽的底部及侧壁；导电材料，填充于第三沟槽内；以及上金属电极结构。本发明可有效增加肖特基区域面积，降低正向导通电压VF；并且利用沟槽结构，降低了漏电流IR；同时在测试和封装打线的金属与下方器件层间增加介质层，以缓冲外界应力的作用，使外来压应力通过介质层分散到整个芯片。本发明的肖特基结从平面结构改为垂直结构，使外加压应力不直接作用到肖特基势垒，可以增大封装工艺窗口。 来自马克数据网
申请人信息
- 申请人:华润微电子(重庆)有限公司
- 申请人地址:401331 重庆市沙坪坝区西永大道25号
- 发明人: 华润微电子(重庆)有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 肖特基器件结构及其制造方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN201710422963.4 |
| 申请日 | 2017年6月7日 |
| 公告号 | CN109004035B |
| 公开日 | 2024年2月13日 |
| IPC主分类号 | H01L29/872 |
| 权利人 | 华润微电子(重庆)有限公司 |
| 发明人 | 陈茜; 蒋建 |
| 地址 | 重庆市沙坪坝区西永镇西永路367号四楼 |
专利主权项内容
1.一种肖特基器件结构的制造方法，其特征在于，所述制造方法包括：1)于N型外延层上形成多个第一沟槽以及位于所述多个第一沟槽外围区域的第二沟槽；2)于所述第一沟槽及第二沟槽表面形成氧化层，并于所述第一沟槽及第二沟槽内填充多晶硅；3)去除所述第一沟槽内的部分多晶硅及所述第一沟槽侧壁裸露的氧化层，形成第三沟槽，保留所述第二沟槽内的多晶硅及氧化层；4)于所述第三沟槽的底部及侧壁形成肖特基金属层，并退火形成金属硅化物；5)于所述第三沟槽内填充导电材料；6)制作上金属电极结构。