← 返回列表

集成肖特基结的功率器件结构及其制造方法

申请号: CN201710475113.0
申请人: 华润微电子(重庆)有限公司
申请日期: 2017年6月21日

摘要文本

本发明提供一种集成肖特基结的功率器件结构及其制造方法,包括:N型外延层,其具有表面形成氧化层的第一沟槽、第二沟槽及第三沟槽,所述第一沟槽底部形成有肖特基结,所述第二沟槽中有与所述肖特基结相连的肖特基金属层;绝缘材料及栅介质层;互连的多晶硅;P型体区及N型源区;源极金属层以及栅极金属层。本发明采用了全沟槽结构,将栅多晶硅下陷道沟槽中,上面通过氧化膜隔离,并通过另外的沟槽引出到栅电极上,因此无需单独的电极接触光刻工艺,避免了传统的沟槽型功率器件因为电极接触对准偏离而造成的阈值Vt漂移等问题,并且有效减小功率器件的脚距,可实现更高的器件密度。 数据由马 克 数 据整理

专利详细信息

项目 内容
专利名称 集成肖特基结的功率器件结构及其制造方法
专利类型 发明授权
申请号 CN201710475113.0
申请日 2017年6月21日
公告号 CN109103177B
公开日 2024年2月23日
IPC主分类号 H01L27/02
权利人 华润微电子(重庆)有限公司
发明人 陈茜; 蒋建
地址 重庆市沙坪坝区西永大道25号

专利主权项内容

1.一种集成肖特基结的功率器件结构,其特征在于,所述功率器件结构包括:N型外延层,所述N型外延层中形成有相互贯通的第一沟槽、第二沟槽及第三沟槽;氧化层,形成于所述第一沟槽、第二沟槽及第三沟槽表面,所述第一沟槽底部的氧化层被去除,且所述第一沟槽底部的N型外延层中形成有P型掺杂区;金属硅化物,形成于所述第一沟槽底部,以形成肖特基结,所述第二沟槽中填充有与所述肖特基结相连的肖特基金属层,所述第二沟槽中的肖特基金属层作为肖特基结的引出端;绝缘材料,填充于所述第一沟槽及第三沟槽内,所述第一沟槽及第三沟槽内的部分绝缘材料被去除分别形成多个互连的第四沟槽及第五沟槽,所述金属硅化物上保留有部分的绝缘材料;栅介质层,形成于所述第四沟槽及第五沟槽的侧壁;互连的多晶硅,填充于所述第四沟槽及第五沟槽内,所述第四沟槽的多晶硅表面形成有绝缘层,所述第五沟槽的多晶硅作为栅极引出端;P型体区,形成于所述外延层表层;N型源区,形成于所述P型体区中;源极金属层以及栅极金属层,所述栅极金属与所述栅极引出端接触,所述源极金属层与所述N型源区及肖特基结的引出端接触。