← 返回列表
一种填充沟槽形成触点的方法
摘要文本
本发明提供一种填充沟槽形成触点的方法，通过控制刻蚀反应压力使得沟槽上部的阶梯覆盖膜的刻蚀移除量大于沟槽下部的阶梯覆盖膜的刻蚀移除量，以降低沟槽形貌的深宽比；藉由沉积及刻蚀循环的方式，完成较高深宽比的无缝隙薄膜填充，避免了缝隙对薄膜结构和电性能的影响；在同一反应室内完成沉积及刻蚀工艺，降低工艺成本；本发明制备动态随机存取存储器的方法可以制备具有无缝隙薄膜填充位线接触沟槽的动态随机存取存储器，并降低工艺复杂性及成本，提高所述动态随机存取存储器的存储能力。
申请人信息
- 申请人:长鑫存储技术有限公司
- 申请人地址:230000 安徽省合肥市经济技术开发区翠微路6号海恒大厦630室
- 发明人: 长鑫存储技术有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种填充沟槽形成触点的方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN201810649760.3 |
| 申请日 | 2018/6/22 |
| 公告号 | CN108962894B |
| 公开日 | 2024/1/16 |
| IPC主分类号 | H10B12/00 |
| 权利人 | 长鑫存储技术有限公司 |
| 发明人 | 王宏付 |
| 地址 | 安徽省合肥市经济技术开发区空港工业园兴业大道388号 |
专利主权项内容
1.一种填充半导体基底沟槽形成触点的方法，其特征在于，包括如下步骤：S1：提供具有沟槽的半导体基底，并将所述半导体基底置于反应室内；S2：在所述反应室内的所述半导体基底上沉积阶梯覆盖膜，所述阶梯覆盖膜沿着所述半导体基底上方的表面轮廓覆盖所述沟槽的底部及侧壁；S3：在所述反应室内，刻蚀所述沟槽内的所述阶梯覆盖膜，在刻蚀所述阶梯覆盖膜的过程中，刻蚀反应压力大于沉积反应压力，使得所述沟槽上部的所述阶梯覆盖膜的刻蚀移除量大于所述沟槽下部的所述阶梯覆盖膜的刻蚀移除量，残留的所述阶梯覆盖膜在所述沟槽内形成侧向沉积子层，其中，所述侧向沉积子层形成于所述沟槽侧壁的底面和所述侧向沉积子层相对远离于所述沟槽侧壁的表面形成为锐角关系，使得所述侧向沉积子层的表面非垂直倾斜于所述沟槽底部，且位于所述沟槽上部的所述侧向沉积子层较之位于下部的所述侧向沉积子层的截面形状具有较大的开口角度，以改变所述沟槽在所述侧向沉积子层填充后内缺口形貌的深宽比；S4：在所述半导体基底上沉积触点填充材料层，直至和所述侧向沉积子层共同无缝隙的填满所述沟槽。。马-克-数据