系统化封装集合体

专利主权项内容

该数据由<马克数据网>整理 。1.一种系统化封装集合体，其特征在于，包括：动态存储器，非易失性存储器，用于存储针对所述动态存储器的加扰算法，以使当所述动态存储器不同时，存储的加扰算法则不同；以及逻辑处理器，与所述动态存储器和所述非易失性存储器相连接，用于产生测试信息，并根据所述非易失性存储器中的所述加扰算法对所述测试信息进行加扰，并将加扰后的测试信息发送给所述动态存储器; 其中，所述动态存储器、所述非易失性存储器和所述逻辑处理器整合包装在同一封装体中；所述测试信息包括地址信息，所述加扰算法包括地址加扰算法，所述逻辑处理器包括：地址发生器，用于产生所述地址信息；以及地址加扰器，包括第三可程式化逻辑阵列，连接于所述地址发生器和所述动态存储器之间，并且所述地址加扰器连接至所述非易失性存储器，用于根据所述地址加扰算法建立所述地址信息和所述加扰后的地址信息之间的硬逻辑；所述测试信息包括数据信息，所述加扰算法包括数据加扰算法，所述逻辑处理器包括：地址发生器，用于产生地址信息；数据发生器，用于产生所述数据信息；数据加扰器，包括第一可程式化逻辑阵列和第二可程式化逻辑阵列，所述第一可程式化逻辑阵列连接于所述地址发生器和所述非易失性存储器之间，用于根据所述数据加扰算法建立所述地址信息和加扰因子之间的硬逻辑，并输出所述加扰因子；以及第二可程式化逻辑阵列，连接于所述数据发生器和所述动态存储器之间，并连接于所述第一可程式化逻辑阵列，用于根据所述数据加扰算法建立所述数据信息、所述加扰因子和所述加扰后的数据信息之间的硬逻辑。