一种半导体存储器的晶体管结构及制作方法

专利主权项内容

1.一种半导体存储器的晶体管结构，其特征在于，包括：半导体衬底，具有复数个有源区及隔离所述有源区的沟渠绝缘结构，每一有源区具有在所述半导体衬底上的第一接触区与第二接触区，所述半导体衬底在预定列方向设有复数个沟槽，贯穿在预定列方向上的所述有源区与所述沟渠绝缘结构，以分离所述有源区的所述第一接触区与所述第二接触区，其中所述沟槽在所述有源区的区段具有第一深度，所述沟槽在所述沟渠绝缘结构的区段具有第二深度，所述第一深度不相同于所述第二深度且不超过所述沟渠绝缘结构的第三深度；及复数个沟槽导线，埋设于所述沟槽中，其中所述沟槽还包括位于所述有源区的区段底部的微沟渠结构，所述微沟渠结构包括相对于所述有源区的区段底部再凹入的再凹入沟渠，所述再凹入沟渠在平行于所述沟槽长度延伸方向的截面为弯曲延伸，所述沟槽导线更填入所述微沟渠结构的所述再凹入沟渠，以形成朝向所述半导体衬底内部的微鳍部栅极结构，并且所述微鳍部栅极结构与所述沟槽导线的主体为一体连接，所述沟槽导线与所述微鳍部栅极结构包括与所述有源区接触的栅介质层和位于所述栅介质层上的栅电极层；其中，所述再凹入沟渠的最大深度不大于所述第一深度和所述第二深度的深度差或者所述第二深度和所述第一深度的深度差，所述再凹入沟渠的最大宽度相对于所述沟槽的宽度的比值不小于0.1。