电容阵列结构及其制备方法

专利主权项内容

1.一种电容阵列结构的制备方法，其特征在于，包括：1)提供一半导体衬底，所述半导体衬底上形成有电容触点阵列，于所述半导体衬底上形成依次交替叠置的支撑层及牺牲层的叠层结构；2)于所述叠层结构上形成图形化第一掩膜层，基于所述第一掩膜层刻蚀所述叠层结构，直至显露出所述电容触点阵列的表面，以形成复数个电容孔；3)于所述电容阵列所在区域的所述叠层结构上形成第二掩膜层，基于所述第二掩膜层刻蚀所述叠层结构，直至显露所述半导体衬底的表面，以使得所述叠层结构定义出的所述电容阵列所在区域的边界具有平坦外侧壁；4)于步骤3)形成的结构表面形成导电层，所述导电层包括形成于所述电容孔中的下电极层及形成于所述叠层结构的所述平坦外侧壁的阵列边界层；5)于所述导电层上形成第三掩膜层，所述第三掩膜层具有用于巩固所述叠层结构的所述平坦外侧壁的边界挡堤以及多个位于所述支撑层308上的开口；6)基于所述开口去除所述叠层结构中的牺牲层，然后去除所述第三掩膜层；7)于所述导电层的表面形成电容介质层，并于所述电容介质层的表面形成上电极层，于所述上电极层表面形成导电填充层，所述阵列边界层的表面依次覆盖有所述电容介质层及所述导电填充层，所述导电填充层具有垂直于所述半导体衬底平坦的外侧壁；8)于所述电容阵列区上形成第四掩膜层，基于所述第四掩膜层去除所述电容阵列区外围的所述电容介质层、所述上电极层及所述导电填充层。