一种具有超低功耗和高写裕度的12T TFET SRAM单元电路

专利主权项内容

1.一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其特征在于，包括：八个NTFET晶体管和四个PTFET晶体管；八个NTFET晶体管依次记为N1～N8，四个PTFET晶体管依次记为P1～P4；其中：VDD和NTFET晶体管N1的漏极电连接，同时VDD也与PTFET晶体管P1及PTFET晶体管P2的源极电连接；PTFET晶体管P1的漏极，与NTFET晶体管N3的漏极、PTFET晶体管P2的栅极、NTFET晶体管N4及NTFET晶体管N8的栅极电连接；PTFET晶体管P2的漏极，与PTFET晶体管P3及PTFET晶体管P4的漏极、以及NTFET晶体管N4及NTFET晶体管N5的漏极电连接；PTFET晶体管P3的源极，与PTFET晶体管P4的源极、PTFET晶体管P1的栅极、NTFET晶体管N2的源极、以及NTFET晶体管N3的栅极电连接；NTFET晶体管N1的源极与NTFET晶体管N2的漏极电连接；NTFET晶体管N5的源极与NTFET晶体管N6的漏极电连接；NTFET晶体管N7的源极与NTFET晶体管N8的漏极电连接；NTFET晶体管N3、NTFET晶体管N4、NTFET晶体管N6及NTFET晶体管N8的源极与GND电连接；位线WL与NTFET晶体管N1即NTFET晶体管N6的栅极、以及PTFET晶体管P4的栅极电连接；位线WLA连接NTFET晶体管N2的栅极以及PTFET晶体管P3的栅极；位线WLB连接NTFET晶体管N5的栅极；读字线WR连接NTFET晶体管N7的栅极；读位线RBL连接NTFET晶体管N7的漏极；在保持状态下，WL与WLA和WLB为低电平，NTFET晶体管N1、N2、N5及N6处于关闭状态，PTFET晶体管P3和P4开启；写操作：假设进行写0操作，此时WL与WLA置为高电平，同时WLB保持原状态即低电平；此时，NTFET晶体管N1与N2打开，PTFET晶体管P3与P4关闭，VDD通过NTFET晶体管N1与N2给Q2点充电，使得Q2点电压为高电平，由PTFET晶体管P1和NTFET晶体管N3组成的反相器翻转为0，Q点翻转后会反馈给由PTFET晶体管P2和NTFET晶体管N4组成的反相器使得QB翻转；当完成写操作后，WL，WLA置为低电平，PTFET晶体管P3、P4打开，两个反相器恢复锁存状态，保证了单元的稳定性；当进行写“1”操作时，假设Q为0，QB为1，写1操作时将WL与WLB置为高电平，WLA保持原状态0，传输管NTFET晶体管N5、N6开启，QB通过N5、N6放电为低电平，WLA为低电平，此时PTFET晶体管P3是开启的，Q2通过PTFET晶体管P3与NTFET晶体管N5、N6放电至低电平，使得P1、N3组成的反相器翻转为1，从而完成写1操作；读操作：假设单元存储点Q存储的数据为1，当进行读操作时，首先将RBL预充为高电平，WL、WLA、WLB保持原状态0，将待读单元所在的读位线WR置为高电平；Q点电压为1，故NTFET晶体管N8开启，同时WR为高电平，故NTFET晶体管N7也处于开启状态，RBL通过N7、N8放电至低电平，SRAM阵列中的灵敏放大器检测到RBL电平的变化实现对SRAM单元存储数据的读取。