一种网络报文发包装置
摘要文本
本发明公开了一种网络报文发包装置，本发明包括配置界面显示模块、通信模块、数据缓存模块、组包模块、三速以太网IP模块及以太网接口模块。本发明可应用于网络安全，网络分析领域，实现对网络协议的准确性的检测，高速率的发包，满足高性能的需求。本发明基于FPGA核心芯片XC7A35TFGG484，ARM核心芯片STM32 H743，PHY芯片RTL8211E‑VL，FPGA和ARM协同设计实现对网络发包的硬件加速，FPGA部分负责数据的处理与组包，ARM部分负责用户配置与数据传输，PHY芯片实现网络物理层的发包。与传统PC机的发包相比，本发明具有实时性强，应用灵活，可装配性强，可调用性强，可复用性强，性能优越，速率快等优点。
申请人信息
- 申请人:华东师范大学
- 申请人地址:200241 上海市闵行区东川路500号
- 发明人: 华东师范大学
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种网络报文发包装置 |
| 专利类型 | 发明授权 |
| 申请号 | CN202210780148.6 |
| 申请日 | 2022/7/4 |
| 公告号 | CN114978966B |
| 公开日 | 2024/1/9 |
| IPC主分类号 | H04L43/10 |
| 权利人 | 华东师范大学 |
| 发明人 | 刘子傲; 刘一清 |
| 地址 | 上海市闵行区东川路500号 |
专利主权项内容
1.一种网络报文发包装置，其特征在于，该装置包括配置界面显示模块(1)、通信模块(2)、数据缓存模块(3)、组包模块(4)、三速以太网IP模块(5)和以太网接口模块(6)，所述配置界面显示模块(1)与通信模块(2)相连，用于输入地址、端口号、协议类型及数据信息，实现人机交互；所述通信模块(2)与配置界面显示模块(1)及数据缓存模块(3)相连，用于将输入的地址、端口号、协议类型及数据信息从配置界面显示模块(1)传至数据缓存模块(3)；所述数据缓存模块(3)与通信模块(2)及组包模块(4)相连，用于缓存从通信模块(2)接收到的数据；所述组包模块(4)与数据缓存模块(3)及三速以太网IP模块(5)相连，用于将缓存的数据按照规定的协议格式来进行组包，并将组包好的数据存储；所述三速以太网IP模块(5)与组包模块(4)及以太网接口模块(6)相连，用于对PHY芯片进行配置，PHY芯片位于以太网接口模块(6)中，三速以太网IP模块(5)将组包好的数据进行数据链路层的封装，打包成MAC帧发送至以太网接口模块(6)；以太网接口模块(6)与三速以太网IP模块(5)相连，实现物理层的传输，将网络包传至PC端或其他设备；其中，所述配置界面显示模块(1)由ARM架构的STM32 H743芯片的微控制器控制，通信模块(2)由ARM架构的STM32 H743芯片的微控制器及FPGA芯片XC7A35TFGG484的IO接口单元、基本可编程逻辑单元协同工作控制，数据缓存模块(3)、组包模块(4)及三速以太网IP模块(5)位于FPGA芯片XC7A35TFGG484中的基本可编程逻辑单元及内嵌RAM块中，以太网接口模块(6)由PHY芯片及网口组成；用户首先在配置界面显示模块(1)进入配置页面，ARM端对LCD显示屏进行控制，用户输入地址、端口号、协议类型及数据信息，之后利用通信模块(2)将用户输入的信息通过异步通信传至FPGA端，数据缓存模块(3)对FPGA端收到的数据做第一步的FIFO存储，同时组包模块(4)通过状态机的状态对数据缓存模块(3)缓存的数据进行正确帧格式的组包并对数据做第二步的FIFO存储，进而将正确的数据写入三速以太网IP模块(5)中，FPGA通过三速以太网IP与PHY芯片进行连接，实现数据链路层的封装，最后通过以太网接口模块(6)实现物理层数据流的传输至PC端收包检验或者其它网络设备检测有效性。 （来自 马克数据网）