前馈零点稳定性补偿的PMOS功率管LDO电路
摘要文本
前馈零点稳定性补偿的PMOS功率管LDO电路，涉及集成电路技术。本发明包括初级放大器(EA)、次级放大器(A)和PMOS功率管(MPOWER)，还包括第四PMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第三NMOS管、第一NMOS管、第四NMOS管、第二NMOS管、第五NMOS管。采用本发明，作为补偿的LDO可以不需要电容的寄生ESR电阻实现稳定，LDO从空载到重载(1A)跳变时，过冲电压小于50mV。
申请人信息
- 申请人:晟芯腾跃(北京)科技有限公司
- 申请人地址:100000 北京市海淀区中关村南大街2号2号楼12层B座1505
- 发明人: 晟芯腾跃(北京)科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 前馈零点稳定性补偿的PMOS功率管LDO电路 |
| 专利类型 | 发明申请 |
| 申请号 | CN202211186970.6 |
| 申请日 | 2022/9/28 |
| 公告号 | CN117452998A |
| 公开日 | 2024/1/26 |
| IPC主分类号 | G05F1/56 |
| 权利人 | 晟芯腾跃(北京)科技有限公司 |
| 发明人 | 陈智颖; 高学磊 |
| 地址 | 北京市海淀区中关村南大街2号2号楼12层B座1505 |
专利主权项内容
1.前馈零点稳定性补偿的PMOS功率管LDO电路，包括初级放大器(EA)、次级放大器(A)和PMOS功率管(MPOWER)，PMOS功率管(MPOWER)的漏极作为LDO输出端(V)通过串联的第一电阻(R1)和第二电阻(R2)接地，第一电阻(R1)和第二电阻(R2)的串联连接点连接到初级放大器的负性输入端，OUT其特征在于，还包括：第四PMOS管(MP4)，其栅极和漏极接第一参考点(V)，源极接电压输入点(V)；AIN第一PMOS管(MP1)，其栅极接第一参考点(V)，源极接电压输入点(V)，漏极接次级放大器的负性输入端；AIN第二PMOS管(MP2)，其栅极接第一参考点(V)，源极接电压输入点(V)，漏极接次级放大器的正性输入端, 漏极还连接第一输出端(V)；AINOUT1第三PMOS管(MP3)，其栅极接次级放大器的输出端，源极接次级放大器的负性输入端；第三NMOS管(MN3)，其栅极接第二电压输入端(VB)，漏极接第三PMOS管(MP3)的漏极；第一NMOS管(MN1)，其栅极通过第一电容(C1)接地，源极接地，漏极接第三NMOS管(MN3)的源极；第四NMOS管(MN4)，其栅极接第二电压输入端(VB)，漏极接次级放大器的正性输入端；第二NMOS管(MN2)，其栅极接第一NMOS管(MN1)的栅极，源极接地，漏极接第四NMOS管(MN4)的源极，其栅极还与第三NMOS管(MN3)的漏极连接，并且栅极通过第一电容(C1)接地；第五NMOS管(MN5)，其栅极接初级放大器的输出端，源极接地，漏极接第一参考点(V)。A