低频成像系统FPGA硬件资源的training方法
摘要文本
本发明涉及低频成像系统FPGA硬件资源的training方法，属于硬件成像技术领域，该方法采用多相位同频率的图像采集时钟按顺序驱动iodelay模块，将获得的各个数据采集范围拼接为整个比特采集时钟周期，再对整个比特采集时钟周期进行分析，最终确定最稳定图像数据采集点与最稳定图像采集时钟，实现相位training过程。FPGA通过各个通道的training码来判别各个通道间的位周期差，将位周期差补偿到各个输出通道，实现通道training过程。本发明能够实现对整个比特采集时钟周期的覆盖，准确找到最稳定图像数据采集点与最稳定图像采集时钟，并保持各通道采集的图像数据对齐，提高了图像数据采集的稳定性和准确性。 更多数据：www.macrodatas.cn
申请人信息
- 申请人:中国科学院长春光学精密机械与物理研究所
- 申请人地址:130033 吉林省长春市东南湖大路3888号
- 发明人: 中国科学院长春光学精密机械与物理研究所
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 低频成像系统FPGA硬件资源的training方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311802301.1 |
| 申请日 | 2023/12/26 |
| 公告号 | CN117768592A |
| 公开日 | 2024/3/26 |
| IPC主分类号 | H04N5/04 |
| 权利人 | 中国科学院长春光学精密机械与物理研究所 |
| 发明人 | 刘浩; 孙海超; 刘艳滢; 田睿; 任宏; 姜金辰 |
| 地址 | 吉林省长春市经济技术开发区东南湖大路3888号 |
专利主权项内容
1.一种低频成像系统FPGA硬件资源的training方法，其特征在于，所述低频成像系统FPGA为V5及V5以上系列的FPGA，所述方法包括相位training过程和通道training过程；所述相位training过程包括：步骤Ⅰ：所述低频成像系统FPGA中的DCM模块生成多相位同频率的图像采集时钟；步骤Ⅱ：针对图像传感器的每一个通道，采用多相位同频率的图像采集时钟按顺序驱动iodelay模块，获得每种相位的图像采集时钟对应的一段数据采集范围，并将各个数据采集范围拼接为整个比特采集时钟周期；步骤Ⅲ：在整个比特采集时钟周期内，将第一个数据稳定采集点与最后一个数据稳定采集点之间定义为数据稳定区间，取所述数据稳定区间的中点作为该通道的最稳定图像数据采集点，所述最稳定图像数据采集点使用的图像采集时钟作为该通道的最稳定图像采集时钟；所述通道training过程包括：步骤1：获取数据有效信号DVAL为低电平时图像传感器各通道的图像数据；步骤2：判断各通道的图像数据是否等于通道各自的training码，若是，则返回步骤1；若否，则执行步骤3；步骤3：选择一个基准通道，根据training码计算其他通道与基准通道之间的位周期差，并通过内部状态机增加其他通道的bitslip数值，直到其他通道达到和基准通道相同的位周期；步骤4：iodelay模块将位周期差补偿到处在成像状态下的各个输出通道，然后返回步骤1。