← 返回列表
并行传输下IQ延迟对齐与定时同步联合实现方法和系统
摘要文本
本发明公开了并行传输下IQ延迟对齐与定时同步联合实现方法和系统，本发明对输入的I/Q两路数据进行相位可配的匹配滤波之后输出两倍符号速率的采样信号，对I路和Q路信号分别进行定时误差检测和环路滤波，并对中心采样点进行相位累加和IQ延迟校正，分别获取I/Q两路匹配滤波的输入数据起始位置和滤波系数地址索引，得到对应的匹配滤波输入数据和系数。当I/Q两路信号同时为最佳采样时刻的信号时，环路收敛，输出信号即为无IQ延迟的最佳采样信号。本发明适用于任意带宽的高速并行传输系统，能够灵活支持任意倍符号速率的采样和1个符号周期以内的IQ延迟校正，同时解决了定时同步和IQ延迟对齐两大问题。
申请人信息
- 申请人:之江实验室
- 申请人地址:311121 浙江省杭州市余杭区中泰街道科创大道之江实验室
- 发明人: 之江实验室
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 并行传输下IQ延迟对齐与定时同步联合实现方法和系统 |
| 专利类型 | 发明授权 |
| 申请号 | CN202311295827.5 |
| 申请日 | 2023/10/9 |
| 公告号 | CN117040996B |
| 公开日 | 2024/2/13 |
| IPC主分类号 | H04L27/26 |
| 权利人 | 之江实验室 |
| 发明人 | 李雪敏; 张昌明; 余显斌; 戴胜男; 沈捷; 卢驰 |
| 地址 | 浙江省杭州市余杭区中泰街道科创大道之江实验室 |
专利主权项内容
1.并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于包括：I/Q匹配滤波模块，分别对I路和Q路输入数据进行低通滤波，获得两倍符号速率下的I路和Q路输出信号；I/Q两路定时误差提取模块，对I/Q匹配滤波模块输出的I路和Q路输出信号分别进行定时误差检测，获得I/Q两路定时误差均值；I/Q环路滤波模块，对I/Q两路定时误差均值分别进行平滑处理，获得平滑后的I路定时误差和Q路定时误差；I/Q数控振荡模块，根据I路定时误差和Q路定时误差，计算中心采样点的相位累加值，并获取匹配滤波输入数据的起始位置和匹配滤波系数地址索引；IQ延迟误差提取模块，用于提取IQ延迟误差；并根据IQ延迟误差对Q路数控振荡器的累加相位进行校正；数据选择模块，根据匹配滤波输入数据的起始位置获得I路和Q路匹配滤波输入数据送给I/Q匹配滤波模块；匹配滤波系数查找表，根据匹配滤波系数地址索引查找匹配滤波系数并发送给I/Q匹配滤波模块。