一种数字信号监测电路及芯片

专利主权项内容

1.一种数字信号监测电路，其特征在于，包括：处理器、运算加速模块、RAM类型的存储器、ROM类型的存储器和采集模块；基于存储的专用程序实现的滤波功能包括：ROM类型的存储器，用于存储专用程序和启动程序，所述启动程序用于运行所述专用程序；采集模块，用于采集数字信号序列并发送至所述RAM类型的存储器；RAM类型的存储器，用于存储滤波数据序列，所述滤波数据序列包括所述数字信号序列；处理器，用于生成指令并发送至所述运算加速模块；运算加速模块，用于根据所述指令从所述RAM类型的存储器中获取所述滤波数据序列中的相应滤波数据进行滤波运算；其中，数据采集和滤波运算并行处理，通过所述采集模块采集数字信号，将采集到的数字信号序列存储到RAM类型的存储器中，通过所述运算加速模块获取相应数字信号进行滤波运算；其中，所述指令包括运算模式和所述运算模式对应的滤波参数；根据所述指令从所述RAM类型的存储器中获取所述滤波数据序列中的相应滤波数据进行滤波运算的步骤包括：基于所述运算模式进行控制实现对应所述运算模式的运算电路；并基于所述运算电路和所述运算模式对应的滤波参数从所述RAM类型的存储器中获取所述滤波数据序列中的相应滤波数据进行对应的滤波运算得到运算结果；当所述运算模式为卷积运算模式时，根据所述指令从所述RAM类型的存储器中获取所述滤波数据序列中的相应滤波数据进行滤波运算的步骤包括：基于所述卷积运算模式进行控制实现对应所述卷积运算模式的卷积运算电路；并基于所述卷积运算电路，根据滤波系数序列首位数据地址、数字信号序列首位数据地址、滤波系数序列长度、数字信号序列长度从所述RAM类型的存储器中依次获取所述滤波数据序列中的相应数字信号和相应滤波系数进行轮数对应数字信号序列长度的多轮乘加运算，从而得到多个运算结果；根据首位运算结果目标地址和所述数字信号序列长度依次将得到的多个运算结果进行存储；所述卷积运算模式为普通卷积运算模式、插值卷积运算模式和抽取卷积运算模式其中的一种所述运算加速模块包括：寄存单元，用于存储所述指令和运算结果；运算单元，用于在控制单元的控制下接收所述RAM类型的存储器发送的相应滤波数据进行对应的滤波运算得到运算结果并将运算结果发送至所述寄存单元；控制单元，用于获取所述处理器发送的所述指令并将所述指令存储于所述寄存单元，根据所述寄存单元中的指令进行控制实现对应所述运算模式的运算电路，并基于所述运算电路和所述运算模式对应的滤波参数从所述RAM类型的存储器获取所述滤波数据序列中的相应滤波数据发送至所述运算单元进行滤波运算；所述运算单元包括第一运算单元和第二运算单元；其中，当滤波运算为普通卷积滤波运算时，开启所述第一运算单元和/或所述第二运算单元；当开启所述第一运算单元和所述第二运算单元时，所述第一运算单元用于接收所述RAM类型的存储器发送的所述滤波数据序列中的相应滤波数据进行乘加运算得到第一乘加结果并发送至所述第二运算单元，所述第二运算单元用于接收所述RAM类型的存储器发送的所述滤波数据序列中的相应滤波数据进行乘加运算得到第二乘加结果，并将所述第二乘加结果和所述第一乘加结果相加得到运算结果并发送至所述寄存单元；当开启所述第一运算单元或所述第二运算单元时，所述第一运算单元或所述第二运算单元用于接收所述RAM类型的存储器发送的所述滤波数据序列中的相应滤波数据进行乘加运算得到运算结果并发送至所述寄存单元；当滤波运算为抽取卷积滤波运算时，开启所述第一运算单元和所述第二运算单元，所述第一运算单元用于接收所述RAM类型的存储器发送的所述滤波数据序列中的相应滤波数据进行乘加运算得到第一乘加结果并发送至所述第二运算单元；所述第二运算单元用于接收所述RAM类型的存储器发送的所述滤波数据序列中的相应滤波数据进行乘加运算得到第二乘加结果，并将所述第二乘加结果和所述第一乘加结果相加得到运算结果并发送至所述寄存单元；当滤波运算为插值卷积滤波运算时，开启所述第一运算单元和所述第二运算单元，所述第一运算单元用于接收所述RAM类型的存储器发送的所述滤波数据序列中的相应滤波数据进行乘加运算得到第一乘加结果作为第一运算结果并发送至所述寄存单元；所述第二运算单元用于接收所述RAM类型的存储器发送的所述滤波数据序列中的相应滤波数据进行乘加运算得到第二乘加结果作为第二运算结果并发送至所述寄存单元；当滤波运算为积分滤波运算时，开启所述第一运算单元或所述第二运算单元，所述第一运算单元或所述第二运算单元用于接收所述RAM类型的存储器发送的所述滤波数据序列中的相应滤波数据进行加法运算得到运算结果并发送至所述寄存单元。