基于脉冲展宽及斩波PLL的时间数字转换电路

摘要文本

本发明公开了一种基于脉冲展宽及斩波PLL的时间数字转换电路，属于模拟集成电路高精度时钟转换技术领域，包括锁相环电路、计数电路和脉冲展宽电路，锁相环电路用于将参考时钟信号转换为高频时钟信号；计数电路用于对待量化的脉宽进行粗量化、第一细量化和第二细量化，粗量化包括对待量化的脉宽进行整数个周期的脉冲计数；脉冲展宽电路用于对待量化的脉宽中不足一个周期的窄脉冲进行展宽，获得展宽后的脉冲；第一细量化和第二细量化包括对展宽后的脉冲进行整数个周期的脉冲计数，第一细量化的触发信号相位和第二细量化的触发信号相位不同。该时间数字转换电路能够避免出现细计数器未来得及翻转，导致量化偏差一整个周期，以及减少功耗与面积。