← 返回列表

一种数据传输系统及延迟值自动获取方法

申请号: CN202311690397.7
申请人: 杭州海康威视数字技术股份有限公司
申请日期: 2023/12/11

摘要文本

本申请实施例提供了一种数据传输系统及延迟值自动获取方法,针对待测试接口,AD芯片基于预设延迟区间确定时钟线相对于数据线的第一延迟值,AD芯片通过数据线发送第一测试数据至SOC芯片,利用延迟锁相环模块基于第一延迟值生成时钟信号,通过时钟线发送时钟信号至SOC芯片,SOC芯片基于时钟信号接收AD芯片发送的第一测试数据,得到第二测试数据并将第二测试数据返回给AD芯片,AD芯片将接收到的测试数据与自身发出的第一测试数据进行比对,在两者相同的情况下确定第一延迟值是目标延迟值,如此在使用AD芯片时可以自动确定时钟线相对于数据线的延迟值,而且因为是设备自动进行测试得到的延迟值,大大提高了测试效率。

专利详细信息

项目 内容
专利名称 一种数据传输系统及延迟值自动获取方法
专利类型 发明申请
申请号 CN202311690397.7
申请日 2023/12/11
公告号 CN117389817A
公开日 2024/1/12
IPC主分类号 G06F11/22
权利人 杭州海康威视数字技术股份有限公司
发明人 李亚伟; 高在伟; 张海龙
地址 浙江省杭州市滨江区阡陌路555号

专利主权项内容

1.一种数据传输系统,其特征在于,所述系统包括:AD芯片,SOC芯片,数据通信总线;所述AD芯片包括延迟锁相环模块;所述AD芯片包括至少一个接口,每一个接口对应一个数据通信总线;其中,所述数据通信总线包括时钟线和数据线,所述AD芯片通过所述接口及所述数据通信总线与所述SOC芯片进行通信连接;所述AD芯片用于:针对待测试接口,从预设延迟区间选择一个延迟值,作为所述待测试接口的第一延迟值,所述第一延迟值表示时钟线相对于所述数据线的通信延迟;所述AD芯片用于通过所述待测试接口和所述数据线发送第一测试数据至所述SOC芯片,利用所述延迟锁相环模块基于所述第一延迟值生成时钟信号,通过所述时钟线发送所述时钟信号至所述SOC芯片;所述SOC芯片用于基于接收到的时钟信号接收所述AD芯片发送的第一测试数据,得到第二测试数据,并通过所述数据线将所述第二测试数据经由所述待测试接口返回给所述AD芯片,通过所述时钟线发送所述时钟信号至所述AD芯片;所述AD芯片用于基于接收到的时钟信号接收所述SOC芯片返回的第二测试数据,得到第三测试数据,并将所述第三测试数据与所述第一测试数据进行比对,在所述第三测试数据与所述第一测试数据相同的情况下,确定所述第一延迟值是所述待测试接口的目标延迟值,在所述第三测试数据与所述第一测试数据不相同的情况下,确定所述第一延迟值不是所述待测试接口的目标延迟值。