← 返回列表
半导体器件及其制造方法、集成电路
摘要文本
公开了一种半导体器件及其制造方法、集成电路，半导体器件包括：衬底；第一埋层，位于衬底上方，具有第一掺杂类型；外延层，位于衬底上方，且覆盖第一埋层；第一阱区，具有第一掺杂类型，从外延层的表面向内部延伸，与第一埋层相接触，第一阱区与第一埋层形成盆状结构；第二阱区，具有第二掺杂类型，从外延层的表面向内部延伸，位于盆状结构的内部，且与盆状结构分隔；第一注入区和第二注入区，间隔分布在第二阱区内的上部，分别具有第一掺杂类型和第二掺杂类型；以及场板层，位于盆状结构内部的外延层上方，且同时覆盖第二阱区和外延层。该场板层可以调节第二阱区和盆状结构之间的电场，使得器件可以承受正负向高压。
申请人信息
- 申请人:杰华特微电子股份有限公司
- 申请人地址:310030 浙江省杭州市西湖区三墩镇振华路298号西港发展中心西4幢9楼901-23室
- 发明人: 杰华特微电子股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 半导体器件及其制造方法、集成电路 |
| 专利类型 | 发明授权 |
| 申请号 | CN202311815225.8 |
| 申请日 | 2023/12/26 |
| 公告号 | CN117476645B |
| 公开日 | 2024/3/22 |
| IPC主分类号 | H01L27/092 |
| 权利人 | 杰华特微电子股份有限公司 |
| 发明人 | 葛薇薇; 陆阳 |
| 地址 | 浙江省杭州市西湖区三墩镇振华路298号西港发展中心西4幢9楼901-23室 |
专利主权项内容
1.一种半导体器件，包括：衬底；第一埋层，位于所述衬底上方，具有第一掺杂类型；外延层，位于所述衬底上方，且覆盖所述第一埋层；第一阱区，具有第一掺杂类型，从所述外延层的表面向内部延伸，与所述第一埋层相接触，所述第一阱区与所述第一埋层形成盆状结构；第二阱区，具有第二掺杂类型，从所述外延层的表面向内部延伸，位于所述盆状结构的内部，且与所述盆状结构分隔，所述第一掺杂类型和所述第二掺杂类型相反；第一注入区和第二注入区，间隔分布在所述第二阱区内的上部，分别具有第一掺杂类型和第二掺杂类型；以及场板层，位于所述盆状结构内部的所述外延层上方，且同时覆盖所述第二阱区和所述外延层，其中，作为漏极的所述第一注入区接收负电压时，所述盆状结构和所述第二阱区之间的PN结反偏来承受电压。