一种基于RISC-V扩展指令的量化神经网络加速处理器
摘要文本
本发明公开了一种基于RISC‑V扩展指令的量化神经网络加速处理器。该处理器采取了由取指、译码、执行、写回构成的四级流水线结构。该处理器支持自定义扩展的高数据位宽指令集，从而提高计算并行度，加快运算效率。相应地，处理器内部扩展三条不同数据位宽的数据通路和对应的寄存器组，以支持对神经网络的分组量化和并行计算。处理器通过支持扩展指令集的计算单元和查找表实现了对卷积层和激活函数的快速计算，并通过动态定点计算提高对分组量化神经网络的适应性和计算精度。本发明具有计算效率高、能耗低、应用范围广的优点。 来自：www.macrodatas.cn
申请人信息
- 申请人:浙江大学
- 申请人地址:310058 浙江省杭州市西湖区余杭塘路866号
- 发明人: 浙江大学
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种基于RISC-V扩展指令的量化神经网络加速处理器 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311581806.X |
| 申请日 | 2023/11/24 |
| 公告号 | CN117634569A |
| 公开日 | 2024/3/1 |
| IPC主分类号 | G06N3/063 |
| 权利人 | 浙江大学 |
| 发明人 | 黄科杰; 刘佳沂; 沈海斌 |
| 地址 | 浙江省杭州市西湖区余杭塘路866号 |
专利主权项内容
1.一种RISC-V扩展指令的量化神经网络加速处理器，其特征在于，包括：取指模块、译码模块、执行模块、写回模块、数据通路模块以及控制器；所述取指模块用于从外部总线获取由外部神经网络模型转换的指令，判断获取的指令是否为压缩指令，若获取的指令不是压缩指令则直接输送到译码模块，若获取的指令是压缩指令则将压缩指令进行解译后输送到译码模块；所述译码模块包括译码器和寄存器组，所述译码器用于对取指模块输送的指令进行译码得到指令控制信号；所述寄存器组用于储存译码器产生的指令控制信号的地址以及写回模块传输的写回数据；所述执行模块包括算术执行模组和状态寄存器，所述算术执行模组用于根据译码模块译码得到的指令控制信号执行具体的计算或对译码模块的寄存器组进行访存操作，所述状态寄存器用于存储处理器中各模块的状态信息；所述写回模块用于与外部总线进行数据交互并将读取得到的数据以及执行模块的计算结果写回译码模块的寄存器组或执行模块的算术执行模组中；所述数据通路模块包括数据通路位宽分别为32比特、128比特和136比特的三条数据通路；32比特的数据通路用于译码模块、执行模块和写回模块之间32比特数据的传输；128比特的数据通路用于与外部数据进行交互；136比特的数据通路用于译码模块、执行模块和写回模块之间136比特数据的传输；所述控制器用于根据状态寄存器存储的处理器中各模块的状态信息来对处理器中各模块进行控制。