← 返回列表
集成电路版图及其版本标识方法
摘要文本
本申请公开了一种集成电路版图及其版本标识方法，集成电路版图包括多层子版图，至少部分子版图为设置一个或多个标识模块的标识子版图，相邻标识子版图的相对应标识模块之间级联，标识模块包括：输入端口和输出端口，输出端口的电平状态根据标识模块的状态设为与输入端口的电平状态一致或相反，每个标识模块的输入端口与上一级标识子版图中对应的标识模块的输出端口连接或接收参考信号，每个标识模块的输出端口与下一级标识子版图中对应的标识模块的输入端口连接或输出标识信号，最后一级标识子版图中每个标识模块输出的标识信号生成集成电路版图的版本编码。本申请通过读取电信号获得集成电路版图的版本编码，实现集成电路版图版本的有效管理。
申请人信息
- 申请人:杭州士兰微电子股份有限公司
- 申请人地址:310012 浙江省杭州市黄姑山路4号
- 发明人: 杭州士兰微电子股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 集成电路版图及其版本标识方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311345169.6 |
| 申请日 | 2023/10/17 |
| 公告号 | CN117350230A |
| 公开日 | 2024/1/5 |
| IPC主分类号 | G06F30/392 |
| 权利人 | 杭州士兰微电子股份有限公司 |
| 发明人 | 赵启永; 斯斐霞; 楼俊伟; 钱骏洲; 侯嘉俊 |
| 地址 | 浙江省杭州市黄姑山路4号 |
专利主权项内容
1.一种集成电路版图，其中，包括：多层子版图，至少部分子版图为设置有一个或多个标识模块的标识子版图，所述标识子版图中相邻标识子版图的相对应标识模块之间级联，每个标识模块包括：输入端口和输出端口，所述输出端口的电平状态根据标识模块的状态设置为与所述输入端口的电平状态一致或者相反，所述标识子版图中第一级标识子版图之后的每级标识子版图上的每个标识模块的输入端口与上一级标识子版图中对应的标识模块的输出端口连接，第一级标识子版图上的每个标识模块的输入端口接收参考信号，最后一级标识子版图之前的每级标识子版图上的每个标识模块的输出端口与下一级标识子版图中对应的标识模块的输入端口连接，最后一级标识子版图上的每个标识模块的输出端口输出标识信号，其中，基于最后一级标识子版图中每个标识模块的输出端口输出的标识信号生成集成电路版图的版本编码。