← 返回列表

用于动态比较器失调电压消除的前台校准电路及工作方法

申请号: CN202311515765.4
申请人: 西安邮电大学
申请日期: 2023/11/14

摘要文本

本发明属于集成电路技术领域,公开了一种用于动态比较器失调电压消除的前台校准电路及工作方法;其中,所述前台校准电路包括:2n个NMOS管,用于补偿动态比较器输入对的失配;移位寄存器,包括2n个触发器;其中,所述2n个触发器中的各触发器分别用于产生控制所述2n个NMOS管中各NMOS管的工作区的控制信号;校准逻辑电路,用于输入动态比较器的偏移极性以及移位寄存器的输出,识别动态比较器是否存在失调并产生校准周期内所述移位寄存器的时钟。本发明具体提供了一种功耗低、面积小的前台校准电路,可改善比较器延时的恶化。

专利详细信息

项目 内容
专利名称 用于动态比较器失调电压消除的前台校准电路及工作方法
专利类型 发明申请
申请号 CN202311515765.4
申请日 2023/11/14
公告号 CN117498862A
公开日 2024/2/2
IPC主分类号 H03M1/10
权利人 西安邮电大学
发明人 佟星元; 刘婧茹; 辛昕; 张畅
地址 陕西省西安市雁塔区长安南路563号

专利主权项内容

1.一种用于动态比较器失调电压消除的前台校准电路,其特征在于,包括:2n个NMOS管,用于补偿动态比较器输入对的失配;其中,所述2n个NMOS管中的n个NMOS管分别用于通过源端和漏端并联于动态比较器的正端输入管的两端,另外n个NMOS管分别用于通过源端和漏端并联于动态比较器的负端输入管的两端;n为自然数;移位寄存器,包括2n个触发器;其中,所述2n个触发器中的各触发器分别用于产生控制所述2n个NMOS管中各NMOS管的工作区的控制信号;校准逻辑电路,用于输入动态比较器的偏移极性以及移位寄存器的输出,识别动态比较器是否存在失调并产生校准周期内所述移位寄存器的时钟。