← 返回列表

输出驱动电路及存储器

申请号: CN202311840362.7
申请人: 长鑫存储技术(西安)有限公司
申请日期: 2023/12/29

摘要文本

本公开提供一种输出驱动电路及存储器,涉及半导体技术领域。输出驱动电路包括:上拉驱动电路,包括多个上拉驱动支路,各上拉驱动支路并联耦接且均耦接于第一电源和数据端口之间,用于调节上拉驱动电路的阻抗;下拉驱动电路,包括多个下拉驱动支路,各下拉驱动支路并联耦接且均耦接于第二电源和数据端口之间,用于调节下拉驱动电路的阻抗;其中,第一电源的电压大于第二电源的电压;各上拉驱动支路均包括类型相反且并联耦接的第一晶体管和第二晶体管,和/或,各下拉驱动支路均包括类型相反且并联耦接的第三晶体管和第四晶体管。由于流经上拉驱动支路和/或下拉驱动支路的电流的线性度高,提高了阻抗调节的线性度。

专利详细信息

项目 内容
专利名称 输出驱动电路及存储器
专利类型 发明申请
申请号 CN202311840362.7
申请日 2023/12/29
公告号 CN117497020A
公开日 2024/2/2
IPC主分类号 G11C7/10
权利人 长鑫存储技术(西安)有限公司
发明人 李文义; 张晓晨
地址 陕西省西安市高新区天谷七路88号新加坡腾飞科汇城东楼8层0801室、0809室

专利主权项内容

1.一种输出驱动电路,其特征在于,所述输出驱动电路包括:上拉驱动电路(10),所述上拉驱动电路(10)包括多个上拉驱动支路(11),各所述上拉驱动支路(11)并联耦接且均耦接于第一电源(VDDQ)和数据端口(DQ)之间,所述上拉驱动支路(11)用于调节所述上拉驱动电路(10)的阻抗;下拉驱动电路(20),所述下拉驱动电路(20)包括多个下拉驱动支路(21),各所述下拉驱动支路(21)并联耦接且均耦接于第二电源(GND)和所述数据端口(DQ)之间,所述下拉驱动支路(21)用于调节所述下拉驱动电路(20)的阻抗;其中,所述第一电源(VDDQ)的电压大于所述第二电源(GND)的电压;各所述上拉驱动支路(11)均包括类型相反且并联耦接的第一晶体管(T1)和第二晶体管(T2),和/或,各所述下拉驱动支路(21)均包括类型相反且并联耦接的第三晶体管(T3)和第四晶体管(T4)。