基于FPGA的实时可变带宽干扰信号产生方法及装置
摘要文本
本发明公开了一种基于FPGA的实时可变带宽干扰信号产生方法，包括：获取随机数序列；将随机数序列转换为多路并行数据，并基于上位机配置的带宽控制字对多路并行数据进行频域滤波处理，得到多路频域信号；对多路频域信号进行FPGA侧多路并行IFFT运算处理，并将IFFT运算后的多路并行输出数据转换为串行数据，得到干扰信号。该方法有效规避了现有技术使用MATLAB实现各个带宽数字滤波器造成的FPGA资源浪费问题，大大节约了FPGA的资源，且可通过上位机实时改变带宽控制字，从而实现实时可变带宽干扰信号的生成，提升了系统灵活性。
申请人信息
- 申请人:西安电子科技大学
- 申请人地址:710071 陕西省西安市雁塔区太白南路2号
- 发明人: 西安电子科技大学
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 基于FPGA的实时可变带宽干扰信号产生方法及装置 |
| 专利类型 | 发明授权 |
| 申请号 | CN202311709347.9 |
| 申请日 | 2023/12/13 |
| 公告号 | CN117388806B |
| 公开日 | 2024/3/19 |
| IPC主分类号 | G01S7/38 |
| 权利人 | 西安电子科技大学 |
| 发明人 | 郭亮; 杨林超; 刘恒良; 全大英; 许晴; 荆丹; 张子旭; 全英汇; 邢孟道 |
| 地址 | 陕西省西安市雁塔区太白南路2号 |
专利主权项内容
1.一种基于FPGA的实时可变带宽干扰信号产生方法，其特征在于，包括：获取随机数序列；将所述随机数序列转换为多路并行数据，并基于上位机配置的带宽控制字对所述多路并行数据进行频域滤波处理，得到多路频域信号；具体包括：利用上位机配置的带宽控制字计算频点总数目，计算公式为：BW_num＝BW/2/(P*fclk)*N；式中，BW_num表示频点总数目，BW表示上位机配置的带宽控制字，P表示并行通道总个数，fclk表示FPGA的工作时钟，N表示并行多通道处理的IFFT点数；将所述频点总数目均分至每个通道，获得各个通道的频点数目；基于所述各个通道的频点数目将相应通道中对应频段的频点数据保存，并对通道中其余频点数据置零处理，得到多路频域信号；对所述多路频域信号进行FPGA侧多路并行IFFT运算处理，并对IFFT运算后的多路并行输出数据乘以相位因子后，再将多路并行数据转换成串行数据，得到干扰信号；其表达式为：X(K)＝W*|IFFT_0IFFT_1…IFFT_P-1|；T式中，X(K)表示输出的串行数据，K表示串行数据索引，且0≤K≤N-1，N表示并行多通道处理的IFFT点数，W表示相位因子矩阵，IFFT_0、IFFT_1、…、IFFT_P-1表示P路并行数据经IFFT运算后的输出数据，T表示转置。