一种DDR信号Rtt端接PCB板级布局布线约束方法及电子设备

专利主权项内容

1.一种DDR信号Rtt端接PCB板级布局布线约束方法，其特征在于，所述方法包括：确定控制芯片中的裸芯片的目标PAD与所述控制芯片的电路封装基板上的第一焊接凸点之间的第一走线的总长度；所述控制芯片位于PCB板上；根据所述第一走线的总长度，确定所述第一走线上的第一总传输延时；根据端接电阻在DDR信号的传输链路的最末端吸收反射信号的特性，确定所述第一焊接凸点与所述端接电阻未跟端接电压源连接的一端之间的第二走线上的第二总传输延时与所述第一总传输延时之间的大小关系；所述第一焊接凸点是所述电路封装基板上唯一与所述端接电阻连接的点；所述第二总传输延时与所述第一总传输延时之间的大小关系为：所述第二总传输延时大于或等于所述第一总传输延时；确定所述控制芯片内部走线上的信号传输速率，得到第一信号传输速率，确定所述PCB板内部走线上的信号传输速率，得到第二信号传输速率；根据所述第二总传输延时大于或等于所述第一总传输延时、所述第一信号传输速率等于所述第二信号传输速率、所述第一走线的总长度等于所述第一信号传输速率与所述第一总传输延时之间的乘积，以及所述第二走线的总长度等于所述第二信号传输速率与所述第二总传输延时之间的乘积，得到所述第二走线的总长度与所述第一走线的总长度之间的初始大小关系为：所述第二走线的总长度大于或等于所述第一走线的总长度；根据DDR信号的预设数据频率上限，以及光速，确定波长；采用集总参数法，根据所述波长、所述初始大小关系，以及走线长度与信号衰减程度之间的关系，确定所述第二走线的总长度的约束条件，以及确定所述第二走线的引出位置的最优约束条件；其中，所述第二走线的总长度的约束条件包括：其中，L表示所述第一走线的总长度，L表示所述第二走线的总长度，C表示所述光速，F表示所述预设数据频率上限，λ表示所述波长；pkgttbit所述第二走线的引出位置的最优约束条件包括：所述第二走线未与所述端接电阻连接的一端从所述第一焊接凸点引出。