译码屏蔽电路及存储器

专利主权项内容

1.一种译码屏蔽电路，其特征在于，所述译码屏蔽电路包括：译码电路，接收命令信号，用于对所述命令信号进行译码，获得译码信号；所述命令信号基于片选信号和命令地址信号获得；控制电路，接收时钟信号和屏蔽指示信号，用于当所述屏蔽指示信号处于无效状态时，输出时钟信号；以及当所述屏蔽指示信号处于有效状态时，不输出所述时钟信号；输出电路，耦接于所述译码电路和所述控制电路，用于响应于所述控制电路输出的时钟信号，输出所述译码电路输出的译码信号；所述译码屏蔽电路还包括：传输电路；所述传输电路的输入端与所述译码电路的输出端连接，所述传输电路接收模式信号，所述传输电路用于在所述模式信号处于有效状态时，输出所述译码电路输出的所述译码信号；若所述模式信号包括第一模式信号，所述第一模式信号处于有效状态表征当前的工作模式为1N模式；其中，所述时钟信号为内部偶时钟，所述命令信号包括基于内部奇时钟对所述片选信号和所述命令地址信号采样得到的奇命令信号；或者，所述时钟信号为内部奇时钟，所述命令信号包括基于内部偶时钟对所述片选信号和所述命令地址信号采样得到的偶命令信号；所述内部奇时钟和所述内部偶时钟的时钟周期为外部时钟周期的两倍，所述内部奇时钟和所述内部偶时钟之间的相位差为一个外部时钟周期；所述控制电路还包括：指示电路；所述指示电路，接收所述片选信号和所述时钟信号，用于根据所述时钟信号，对所述片选信号进行采样；以及，若连续两次采样的片选信号均处于有效状态，则输出处于有效状态的所述屏蔽指示信号；否则，输出处于无效状态的所述屏蔽指示信号。