一种基于FPGA的模块化行情数据回放方法及回放系统

专利主权项内容

1.一种基于FPGA的模块化行情数据回放方法，其特征在于，包括如下步骤：S1、FPGA的PCIe驱动获取服务器指定内存地址存放的行情数据，并搬移进超级逻辑域，然后根据映射关系将数据分为行情数据和控制数据；S2、行情数据预先缓存至FPGA中的片上高速存储HBM，等待数据处理；控制数据通过轻量级AXI协议转换模块转换为AXI_lite协议交由控制模块进行时间关系和倍数的处理；S3、处理模块中的预取模块根据处理模块的运行状态进行预测，并通过片上存储映射模块将来自片上高速存储HBM的行情数据进行预取值，提取行情数据的时间信息；处理模块中的比较模块将来自控制模块的控制信号与行情数据的时间信息进行比对；S4、若步骤S3的比对结果符合倍速要求，阻塞缓存模块停止阻塞，将行情数据发送至订阅模块准备下一步的过滤；如果不符合倍速要求，阻塞缓存模块进行阻塞，直到预取模块下一个控制信号的到来；S5、订阅模块根据来自TCP的订阅信息和来自上游的PCIe控制信息中的其一，对到来的行情数据进行过滤；若数据标签符合下游服务器的要求，通过网络模块将该行情数据输出；若数据标签不符合下游服务器的要求，直接将该行情数据丢弃，等待下一个行情数据。