← 返回列表
一种数模混合均衡接收机电路
摘要文本
本发明提供一种数模混合均衡接收机电路，处于模拟域的第一/第二高速输入缓冲器在完成信号比较的功能同时具有线性均衡的效果来补偿信道引入的码间串扰；通过第一/第二单比特延迟链可解决数据与时钟之间的skew偏差；第一/第二D触发器模块及并行数据输出电路用于将模拟域信号转换至数字域信号，并完成时钟采样、解串和降速功能，同时配合数字域的数字滤波器及选择器阵列及数字校准模块来一起完成判决反馈均衡进一步补偿信道带来的衰减，改善了信号的眼图质量，同时关键时序路径的反馈在低速数字域完成，解决了关键时序收敛困难的问题。。更多数据：搜索
申请人信息
- 申请人:上海奎芯集成电路设计有限公司
- 申请人地址:201107 上海市闵行区昆阳路1508号第2幢1层106室
- 发明人: 上海奎芯集成电路设计有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种数模混合均衡接收机电路 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410012184.7 |
| 申请日 | 2024/1/3 |
| 公告号 | CN117827724A |
| 公开日 | 2024/4/5 |
| IPC主分类号 | G06F13/40 |
| 权利人 | 上海奎芯集成电路设计有限公司 |
| 发明人 | 郭嵩昊; 王晓阳; 张晓辉 |
| 地址 | 上海市闵行区昆阳路1508号第2幢1层106室 |
专利主权项内容
1.一种数模混合均衡接收机电路，其特征在于，包括：第一高速输入缓冲器、第一单比特延迟链、第一D触发器模块，以及并行数据输出电路；其中，所述第一高速输入缓冲器的第一输入端与输入信号连接，第二输入端与第一参考电压连接；所述第一高速输入缓冲器用于对所述输入信号进行线性均衡处理，得到第一线性均衡信号；所述第一单比特延迟链用于对所述第一线性均衡信号进行延迟处理，得到第一延迟信号；第一D触发器模块包括第一D触发器和第二D触发器，所述第一单比特延迟链的输出端分别与所述第一D触发器和所述第二D触发器的数据输入端连接，所述第一D触发器和所述第二D触发器的数据输出端与所述并行数据输出电路的输入端连接；所述并行数据输出电路用于对所述第一D触发器和所述第二D触发器输出的第一数字信号和第二数字信号进行降速处理，得到第一并行低速信号。