← 返回列表
一种DRAM的访问处理方法、缓存控制模块及DRAM控制器
摘要文本
本公开提供一种DRAM的访问处理方法、缓存控制模块及DRAM控制器，应用于DRAM控制器中的缓存控制模块，所述DRAM控制器还包括缓存模块；所述缓存模块存储DRAM中的部分数据，所述缓存模块与所述DRAM的映射方式为组相联映射，其中，所述缓存模块中的组数与DRAM中存储器阵列的数量相同，每个组中包括若干缓存行，每个缓存行的位宽为所述DRAM中一个行的位宽，DRAM中同一个存储器阵列中的数据被映射到缓存模块中的同一组中，存储器阵列中同一行中的数据被映射到同一缓存行中；所述方法包括：在针对缓存模块中的数据执行写回操作时，从缓存模块中确定目标缓存行，触发将目标缓存行中的数据写回至DRAM的操作。 （更多数据，详见）
申请人信息
- 申请人:北京象帝先计算技术有限公司
- 申请人地址:100029 北京市朝阳区安定路5号院1号楼9层(09)901号901室
- 发明人: 北京象帝先计算技术有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种DRAM的访问处理方法、缓存控制模块及DRAM控制器 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410085800.1 |
| 申请日 | 2024/1/22 |
| 公告号 | CN117608498A |
| 公开日 | 2024/2/27 |
| IPC主分类号 | G06F3/06 |
| 权利人 | 北京象帝先计算技术有限公司 |
| 发明人 | 杜倩倩; 吴峰 |
| 地址 | 北京市朝阳区安定路5号院1号楼9层(09)901号901室 |
专利主权项内容
1.一种DRAM的访问处理方法，应用于DRAM控制器中的缓存控制模块，所述DRAM控制器还包括缓存模块；所述缓存模块存储DRAM中的部分数据，所述缓存模块与所述DRAM的映射方式为组相联映射，其中，所述缓存模块中的组数与DRAM中存储器阵列的数量相同，每个组中包括若干缓存行，每个缓存行的位宽为所述DRAM中一个行的位宽，DRAM中同一个存储器阵列中的数据被映射到缓存模块中的同一组中，存储器阵列中同一行中的数据被映射到同一缓存行中；所述方法包括：在针对缓存模块中的数据执行写回操作时，从缓存模块中确定目标缓存行，触发将目标缓存行中的数据写回至DRAM的操作。