← 返回列表

一种处理器测试方法、装置、电子设备及可读存储介质

申请号: CN202410181829.X
申请人: 北京开源芯片研究院
申请日期: 2024/2/18

摘要文本

本发明实施例提供一种处理器测试方法、装置、电子设备及可读存储介质,涉及计算机技术领域,该方法包括:接收第二服务器发送的携带处理器代码对应的时钟频率的编译指令;基于时钟频率对处理器代码进行编译,生成处理器代码对应的二进制文件,并向第二服务器发送第一指示;接收第二服务器发送的芯片标识和测试程序列表;将测试程序列表指示的基准测试程序和二进制文件烧录至芯片标识指示的目标可编程逻辑芯片;运行基准测试程序对二进制文件进行测试,得到基准测试程序对应的测试文件。本发明实施例在提高处理器测试过程自动化程度、降低人力成本的同时,还提高了进行处理器测试的效率。

专利详细信息

项目 内容
专利名称 一种处理器测试方法、装置、电子设备及可读存储介质
专利类型 发明申请
申请号 CN202410181829.X
申请日 2024/2/18
公告号 CN117743059A
公开日 2024/3/22
IPC主分类号 G06F11/22
权利人 北京开源芯片研究院
发明人 宋炳豪; 李贤飞; 宁宇; 郭亚星; 孔令辉; 南云昊; 胡楠梓; 加柏文; 唐丹; 包云岗
地址 北京市海淀区海淀大街31号3层312

专利主权项内容

1.一种处理器测试方法,其特征在于,应用于第一服务器,所述方法包括:接收第二服务器发送的编译指令;所述编译指令中携带处理器代码对应的时钟频率;基于所述时钟频率对所述处理器代码进行编译,生成所述处理器代码对应的二进制文件,并向所述第二服务器发送第一指示;所述第一指示用于指示所述编译指令执行成功;接收所述第二服务器发送的芯片标识和测试程序列表;所述芯片标识用于指示集成所述处理器代码的至少两个目标可编程逻辑芯片;所述测试程序列表用于指示所述处理器代码对应的至少两个基准测试程序;将所述基准测试程序和所述二进制文件烧录至所述目标可编程逻辑芯片中;每个所述目标可编程逻辑芯片中集成有所述二进制文件和一个所述基准测试程序;在每个所述目标可编程逻辑芯片上分别运行所述基准测试程序,以对所述二进制文件进行测试,得到至少两个所述基准测试程序对应的测试文件。