← 返回列表
一种验证方法、装置、电子设备及可读存储介质
摘要文本
本发明实施例提供一种验证方法、装置、电子设备及可读存储介质,涉及计算机技术领域。该方法包括:将待测设计拆分为至少两个子模块;针对每个子模块进行建模,得到参考模型;所述参考模型包含所述待测设计中每个子模块对应的参考子模型;在每个时钟周期内对所述待测设计中的时序控制信号进行采样,并利用采样得到的时序控制信号对所述子模块和所述子模块对应的参考子模型进行时序对齐;对所述子模块的输出信息与所述参考子模型的输出信息进行比对,得到验证结果。本发明实施例对待测设计中的子模块与参考子模型进行了时序对齐,可以避免待测设计与参考模型的时序未对齐对验证完备性造成的负面影响。
申请人信息
- 申请人:北京开源芯片研究院
- 申请人地址:100084 北京市海淀区海淀大街31号3层312
- 发明人: 北京开源芯片研究院
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种验证方法、装置、电子设备及可读存储介质 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410175555.3 |
| 申请日 | 2024/2/7 |
| 公告号 | CN117725866A |
| 公开日 | 2024/3/19 |
| IPC主分类号 | G06F30/33 |
| 权利人 | 北京开源芯片研究院 |
| 发明人 | 管明星; 包云岗; 唐丹; 何伟 |
| 地址 | 北京市海淀区海淀大街31号3层312 |
专利主权项内容
1.一种验证方法,其特征在于,所述方法包括:将待测设计拆分为至少两个子模块;每个子模块无需使用时序特征进行建模;针对每个子模块进行建模,得到参考模型;所述参考模型包含所述待测设计中每个子模块对应的参考子模型;在每个时钟周期内对所述待测设计中的时序控制信号进行采样,并利用采样得到的时序控制信号对所述子模块和所述子模块对应的参考子模型进行时序对齐;对所述子模块的输出信息与所述参考子模型的输出信息进行比对,得到验证结果。