← 返回列表

芯片的三维建模方法、装置、电子设备及存储介质

申请号: CN202410048392.2
申请人: 北京智芯微电子科技有限公司
申请日期: 2024/1/12

摘要文本

本申请公开了一种芯片的三维建模方法、装置、电子设备及存储介质,属于半导体技术领域。该方法包括:获取芯片的平面版图,并获取芯片流片的层级信息和光罩信息;基于层级信息和光罩信息,确定平面版图中芯片各层对应的层级几何参数;基于层级信息和光罩信息,进行逻辑运算,得到芯片的轻掺杂漏结构的层级几何参数;基于平面版图、芯片各层对应的层级几何参数以及轻掺杂漏结构的层级几何参数,进行三维建模,得到芯片的三维结构模型,三维结构模型包括轻掺杂漏结构对应的模块。该方法可以构建出包括LDD区域的三维结构模型,完整、准确地展示芯片的几何结构,保证模型中器件电学性能及可靠性的准确性,有助于提升芯片仿真精度。

专利详细信息

项目 内容
专利名称 芯片的三维建模方法、装置、电子设备及存储介质
专利类型 发明申请
申请号 CN202410048392.2
申请日 2024/1/12
公告号 CN117556777A
公开日 2024/2/13
IPC主分类号 G06F30/392
权利人 北京智芯微电子科技有限公司
发明人 邓永峰; 梁英宗; 吴波; 刘芳; 解尧明; 王凯; 张同; 李君建; 连亚军; 吴祖谋; 章明瑞; 董子斌
地址 北京市海淀区西小口路66号中关村东升科技园A区3号楼

专利主权项内容

1.一种芯片的三维建模方法,其特征在于,包括:获取芯片的平面版图,并获取所述芯片流片的层级信息和光罩信息;基于所述层级信息和所述光罩信息,确定所述平面版图中所述芯片各层对应的层级几何参数;基于所述层级信息和所述光罩信息,进行逻辑运算,得到所述芯片的轻掺杂漏结构的层级几何参数;基于所述平面版图、所述芯片各层对应的层级几何参数以及所述轻掺杂漏结构的层级几何参数,进行三维建模,得到所述芯片的三维结构模型,所述三维结构模型包括所述轻掺杂漏结构对应的模块。