一种面向SWIO协议的抓包解析电路

摘要文本

本实用新型公开了一种面向SWIO协议的抓包解析电路，连接在逻辑分析仪的第一通道和第二通道之间，包括可变电阻、第一SWPIO信号线、第二SWPIO信号线；其中，逻辑分析仪的第一通道与可变电阻的第一端连接，逻辑分析仪的第二通道与可变电阻的第二端连接；可变电阻的第一端与第一SWPIO信号线的一端连接，可变电阻的第二端与第二SWPIO信号线的一端连接。本实用新型通过设置可变电阻，并使可变电阻的两端出现压降，让逻辑分析仪可以根据设置的触发电压检测到电压变化，解决了现有技术中的逻辑分析仪无法检测S2信号的逻辑编码的问题，可以满足开发人员对SWIO协议的数据分析需求。