一种电离层延迟值的拟合方法
摘要文本
本申请公开了一种电离层延迟值的拟合方法，包括获取电离层掩码电文并提取针对现有格网的格网带编号和格网点掩码；基于电离层掩码电文中的格网点掩码和均匀格网列表中相应位存储的二进制数确定掩码列表中该格网点的掩码标记是否有效；获取电离层延迟电文并提取格网带编号和格网点电离层延迟值；针对掩码列表中掩码标识有效的格网点，以及电离层延迟电文中格网点电离层延迟值更新延迟列表中相应位置的延迟值；针对南纬高纬度或北纬高纬度，获取辅助格网点的电离层延迟值，并至少基于均匀格网的属性得到非现有格网的格网点电离层延迟值。本申请在存储高纬度格网点的延迟值时，预先拟合并存储高纬度非现有格网的格网点电离层延迟值，降低拟合频次。
申请人信息
- 申请人:北京凯芯微科技有限公司
- 申请人地址:100085 北京市海淀区上地东路1号院5号楼9层901
- 发明人: 北京凯芯微科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种电离层延迟值的拟合方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410178392.4 |
| 申请日 | 2024/2/9 |
| 公告号 | CN117724126A |
| 公开日 | 2024/3/19 |
| IPC主分类号 | G01S19/37 |
| 权利人 | 北京凯芯微科技有限公司 |
| 发明人 | 魏禛怡; 张洪伦 |
| 地址 | 北京市海淀区上地东路1号院5号楼9层901 |
专利主权项内容
1.一种电离层延迟值的拟合方法，包括获取电离层掩码电文，并从中提取针对现有格网的格网带编号和格网点掩码；基于所述电离层掩码电文中的格网点掩码和均匀格网列表中相应位存储的二进制数确定掩码列表中该格网点的掩码标记是否有效；其中，均匀格网包括所述现有格网中的所有格网点以及一个或多个非现有格网的格网点，所述均匀格网列表存储与所述均匀格网中每个格网点相对应的二进制数，在所述均匀格网列表中与所述现有格网的格网点相对应位存储的二进制数和非现有格网的格网点相对应位存储的二进制数不同；在所述均匀格网中，同一纬度上相邻的格网点间经度间隔相同，并且在不同经度上分布的格网点数量相同, 在不同纬度上分布的格网点数量相同；获取电离层延迟电文，并从中提取格网带编号和格网点电离层延迟值；针对所述掩码列表中掩码标识有效的格网点，以及所述电离层延迟电文中格网点电离层延迟值更新延迟列表中相应位置的延迟值；针对南纬高纬度或北纬高纬度，获取辅助格网点的电离层延迟值，并至少基于所述均匀格网的属性得到所述非现有格网的格网点电离层延迟值；其中，所述辅助格网点与所述非现有格网的格网点的纬度值相同，所述辅助格网点为掩码标记有效的格网点；其中，基于所述格网点与其相邻所述辅助格网点的电离层延迟值差以及与相邻辅助格网点之间所述非现有格网的格网点的个数，拟合得到所述非现有格网的格网点的电离层延迟值。。数据由马 克 团 队整理