← 返回列表
隧穿器件及制备方法
摘要文本
本发明提供一种隧穿器件及制备方法，应用于半导体器件技术领域。该隧穿器件包括：衬底，衬底表面被划分为第一区域和第二区域；掺杂层，包括P型掺杂层和N型掺杂层，P型掺杂层设置于第一区域，N型掺杂层设置于第二区域；其中，P型掺杂层与N型掺杂层相连接；第一介电层，设置于P型掺杂层的表面，与P型掺杂层表面的部分区域相接触；第二介电层，设置于N型掺杂层的表面，与N型掺杂层表面的部分区域相接触；其中，第一介电层和第二介电层之间存在间隙；栅极层，分别设置于第一介电层表面以及第二介电层表面。该隧穿器件通过栅极层对PN进行调控，在反向偏压下实现负微分电阻效应的同时，有效降低器件的泄漏电流，提高隧穿器件的性能。
申请人信息
- 申请人:中国科学院半导体研究所
- 申请人地址:100083 北京市海淀区清华东路甲35号
- 发明人: 中国科学院半导体研究所
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 隧穿器件及制备方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410065634.9 |
| 申请日 | 2024/1/17 |
| 公告号 | CN117810264A |
| 公开日 | 2024/4/2 |
| IPC主分类号 | H01L29/78 |
| 权利人 | 中国科学院半导体研究所 |
| 发明人 | 唐振耘; 成毅凡; 陈冠良; 宋志刚; 李树深 |
| 地址 | 北京市海淀区清华东路甲35号 |
专利主权项内容
1.一种隧穿器件，其特征在于，包括：衬底(1)，所述衬底表面被划分为第一区域和第二区域；掺杂层，包括P型掺杂层(2)和N型掺杂层(3)，所述P型掺杂层(2)设置于所述第一区域，所述N型掺杂层(3)设置于所述第二区域；其中，所述P型掺杂层(2)与所述N型掺杂层(3)相连接；第一介电层(4)，设置于所述P型掺杂层(2)的表面，与所述P型掺杂层(2)表面的部分区域相接触；第二介电层(5)，设置于所述N型掺杂层(3)的表面，与所述N型掺杂层(3)表面的部分区域相接触；其中，所述第一介电层(4)和所述第二介电层(5)之间存在间隙；栅极层，分别设置于所述第一介电层(4)表面以及所述第二介电层(5)表面。