← 返回列表

一种半导体功率器件的封装方法及封装结构

申请号: CN202410172052.0
申请人: 中国科学院长春光学精密机械与物理研究所
申请日期: 2024/2/7

摘要文本

本发明涉及半导体功率器件封装技术领域,具体提供一种半导体功率器件的封装方法及封装结构,解决了现有封装散热效果差且在大电流在导通中的损耗大的问题,该方法包括:采用光刻刻蚀法在芯片硅衬底的下表面上刻蚀凹槽;在凹槽中淀积金属散热层;对芯片下表面做平坦化处理,使所述金属散热层的下表面和金属散热层的下表面共面;将芯片焊接在封装基板上,封装基板电极连接金属散热层。本发明提供一种能够承受封装加工的工装应力、封装后电流损耗小且散热效果好的半导体器件封装方法和封装结构。

专利详细信息

项目 内容
专利名称 一种半导体功率器件的封装方法及封装结构
专利类型 发明申请
申请号 CN202410172052.0
申请日 2024/2/7
公告号 CN117747444A
公开日 2024/3/22
IPC主分类号 H01L21/48
权利人 中国科学院长春光学精密机械与物理研究所
发明人 孙守红; 余毅; 郭同健
地址 吉林省长春市经济技术开发区东南湖大路3888号

专利主权项内容

1.一种半导体功率器件的封装方法,其特征在于,包括如下步骤:S1:采用光刻刻蚀法在芯片硅衬底的下表面上刻蚀凹槽;所述凹槽至少满足下述两种方式的一种,方式一、从芯片中心到芯片边缘的方向上,距离硅衬底中心较近的凹槽的宽度大于距离硅衬底中心较远的凹槽的宽度;方式二、从芯片中心到芯片边缘的方向上,距离硅衬底中心较近的相邻凹槽间的间距小于距离硅衬底中心较远的相邻凹槽间的间距;S2:在凹槽中淀积金属散热层;S3:对芯片下表面做平坦化处理,使金属散热层的下表面和硅衬底的下表面共面;S4:将芯片焊接在封装基板上,封装基板电极连接金属散热层。