一种沟槽栅MOS半导体器件及其制造方法
摘要文本
本发明涉及半导体制造技术领域，具体提供一种沟槽栅MOS半导体器件及其制造方法，解决了现有沟槽栅两侧一致性差的问题，器件包括：第一个导电类型掺杂的第一外延层，位于所述衬底上；第二导电类型掺杂的体区，位于所述第一外延层上；第一导电类型重掺杂层，位于所述体区上；栅极沟槽，穿过所述第一导电类型重掺杂层和体区，底部位于第一外延层中；栅极介质层；栅极导电材料层；介质层，位于所述栅极导电材料层、栅极介质层、栅极沟槽和第一导电类型重掺杂层的顶部；接触孔沟槽；第二导电材料层；源极金属层。本发明大大提高了产品一致性和性能、缩小横向的尺寸，增加了功率密度、降低了基区寄生电阻。
申请人信息
- 申请人:中国科学院长春光学精密机械与物理研究所
- 申请人地址:130033 吉林省长春市经济技术开发区东南湖大路3888号
- 发明人: 中国科学院长春光学精密机械与物理研究所
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种沟槽栅MOS半导体器件及其制造方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410184860.9 |
| 申请日 | 2024/2/19 |
| 公告号 | CN117747669A |
| 公开日 | 2024/3/22 |
| IPC主分类号 | H01L29/78 |
| 权利人 | 中国科学院长春光学精密机械与物理研究所 |
| 发明人 | 余毅; 李彦庆; 郭同健; 何锋赟 |
| 地址 | 吉林省长春市经济技术开发区东南湖大路3888号 |
专利主权项内容
1.一种沟槽栅MOS半导体器件，其特征在于，包括：衬底(213)；第一个导电类型掺杂的第一外延层(201)，位于所述衬底(213)上；第二导电类型掺杂的体区(202)，位于所述第一外延层(201)上；第一导电类型重掺杂层(205)，位于所述体区(202)上；栅极沟槽(209)，穿过所述第一导电类型重掺杂层(205)和体区(202)，底部位于第一外延层(201)中；栅极介质层(207)，位于所述栅极沟槽(209)的内侧表面上；栅极导电材料层(208)，位于所述栅极沟槽(209)中且高于栅极沟槽(209)顶部；介质层(210)，位于所述栅极导电材料层(208)、栅极介质层(207)、栅极沟槽(209)和第一导电类型重掺杂层(205)的顶部；接触孔沟槽(211)，位于所述体区(202)中，所述接触孔沟槽(211)包括竖直沟槽和水平沟槽，所述竖直沟槽顶部连接第一导电类型重掺杂层(205)下表面，底部连通水平沟槽；第二导电材料层(203)，位于所述体区(202)上，连接所述第一导电类型重掺杂层(205)；接触孔沟槽(211)，位于介质层(210)、第一导电类型重掺杂层(205)和第二导电材料层(203)上；源极金属层(212)，设于所述介质层(210)表面、第一导电类型重掺杂层(205)外侧面、第二导电材料层(203)上表面。