← 返回列表

电路板打孔路径的规划方法及装置、计算机设备、介质

申请号: CN202410212759.X
申请人: 吉林大学; 盐城维信电子有限公司
申请日期: 2024/2/27

摘要文本

本发明公开了一种电路板打孔路径的规划方法及装置、计算机设备、介质, 所述电路板打孔路径的规划方法包括:获取电路板打孔路径,所述电路板打孔路径包括多个路径点;根据第一算法及电路板打孔路径,输出最终路径; 其中,第一算法包括:取当前最优轨迹T中不相连的四条边e(ci1,ci1+1)、e(ci2,ci2+1)、e(ci3,ci3+1)、e(ci4,ci4+1);判断di1, i1+1+di2, i2+1+di3, i3+1+di4, i4+1是否大于ci1、ci1+1、ci2、ci2+1、ci3、ci3+1、ci4、ci4+1的其他连接方式的距离之和dj1, j2+dj3, j4+dj5, j6+dj7, j8。

专利详细信息

项目 内容
专利名称 电路板打孔路径的规划方法及装置、计算机设备、介质
专利类型 发明申请
申请号 CN202410212759.X
申请日 2024/2/27
公告号 CN117773370A
公开日 2024/3/29
IPC主分类号 B23K26/382
权利人 吉林大学; 盐城维信电子有限公司
发明人 刘萍萍; 王中奇; 张自豪; 郭金鑫; 周求湛; 刘清
地址 吉林省长春市前进大街2699号; 江苏省盐城市盐都区盐渎路999号

专利主权项内容

1.一种电路板打孔路径的规划方法,其特征在于,包括:获取电路板打孔路径,所述电路板打孔路径包括多个路径点;根据第一算法及电路板打孔路径,输出最终路径; 其中,第一算法包括:取当前最优轨迹T中不相连的四条边e(c,c)、e(c,c)、e(c,c)、e(c,c);i1i1+1i2i2+1i3i3+1i4i4+1判断d+d+d+d是否大于c、c、c、c、c、c、c、c的其他连接方式的距离之和d+d+d+d;i1, i1+1i2, i2+1i3, i3+1i4, i4+1i1i1+1i2i2+1i3i3+1i4i4+1j1, j2j3, j4j5, j6j7, j8当第一判断结果为是,则删除边e(c,c)、e(c,c)、e(c,c)、e(c,c),添加不相连的四条边e(c,c)、e(c,c)、e(c,c)、e(c,c);i1i1+1i2i2+1i3i3+1i4i4+1j1j2j3j4j5j6j7j8其中,d为点c与点c之间的距离;i1, i1+1i1i1+1d为点c与点c之间的距离;i2, i2+1i2i2+1d为点c与点c之间的距离; i3, i3+1i3i3+1d为点c与点c之间的距离; i4, i4+1i4i4+1d为点c与点c之间的距离; j1, j2j1j2d为点c与点c之间的距离; j3, j4j3j4d为点c与点c之间的距离; j5, j6j5j6d为点c与点c之间的距离; j7, j8j7j8j1、j2、j3、j4、j5、j6、j7、j8为i1、i1+1、i2、i2+1、i3、i3+1、i4、i4+1的其中一种组合。