一种低抖动时钟分频实现电路

摘要文本

本发明公开了一种低抖动时钟分频实现电路，利用外部时钟与各级分频时钟之间的相位关系，将外部时钟作为开关使能信号来控制各级分频时钟的传输，解除了输出分频时钟与内部分频时钟边沿抖动的关联性，实现了低抖动分频输出的效果，包括至少两级触发器，在每一级触发器的时钟输入端上连接有一个反相器；每一级触发器的数据输入端与该级触发器的反相输出端短接，前一级触发器的正相输出端与后一级触发器时钟输入端上连接的反相器的输入端相连接，第一级触发器的时钟输入端上连接的反相器接入外部时钟；每一级触发器的正相输出端还通过一个反相器连接一个传输门，传输门的输出经过至少一级反相器输出得到低抖动的分频时钟。