一种芯片输出驱动电路
摘要文本
本发明属于输出电路技术领域，其目的在于提供一种芯片输出驱动电路。本发明公开了一种兼容LVDS电平标准与SLVS电平标准的芯片输出驱动电路，其包括第一复用电路单元、第二复用电路单元、第一共模电压采样电阻、第二共模电压采样电阻、第五开关和第六开关，本发明与传统技术中同时包括LVDS驱动电路和SLVS驱动电路的芯片输出驱动电路的结构不同，本发明使用一套电路即可实现LVDS电平标准与SLVS电平标准两种电平标准的输出，利于减小芯片自身负载影响，可有效避免芯片速度受限的问题；此外，本发明采用分时复用的电路结构，简化了外围电路设计，利于节省芯片面积和走线资源。
申请人信息
- 申请人:四川艾瑞维尔科技有限公司
- 申请人地址:610000 四川省成都市金牛区韦家碾一路118号2栋附1021号
- 发明人: 四川艾瑞维尔科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种芯片输出驱动电路 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410153137.4 |
| 申请日 | 2024/2/4 |
| 公告号 | CN117691991A |
| 公开日 | 2024/3/12 |
| IPC主分类号 | H03K19/0175 |
| 权利人 | 四川艾瑞维尔科技有限公司 |
| 发明人 | 赵强; 吴涛; 徐艾陈; 刘建国; 李伟民 |
| 地址 | 四川省成都市金牛区韦家碾一路118号2栋附1021号 |
专利主权项内容
1.一种芯片输出驱动电路，其特征在于：包括第一复用电路单元(D1)、第二复用电路单元(D2)、第一共模电压采样电阻(R1)、第二共模电压采样电阻(R2)、第五开关(S5)和第六开关(S6)，所述第二复用电路单元(D2)连接有第一参考电压输入端VREF1和第二参考电压输入端VREF2，所述第一复用电路单元(D1)连接有第一差分信号输出端PAD_N和第二差分信号输出端PAD_P；其中，所述第二复用电路单元(D2)包括第一P型场效应管(P1)、第一N型场效应管(N1)、第二N型场效应管(N2)、第三N型场效应管(N3)、第四N型场效应管(N4)、第一开关(S1)、第二开关(S2)、第三开关(S3)和第四开关(S4)；所述第一P型场效应管(P1)的栅极连接第一偏置电压输入端VBP，所述第一P型场效应管(P1)的源极连接电源输入端VCC，所述第一P型场效应管(P1)的漏极分别与所述第三N型场效应管(N3)的漏极和所述第四N型场效应管(N4)的漏极连接，所述第三N型场效应管(N3)的栅极分别连接所述第一开关(S1)的一端和所述第二开关(S2)的一端，所述第一开关(S1)的另一端与所述第一复用电路单元(D1)连接，所述第二开关(S2)的另一端分别连接所述第五开关(S5)的一端和所述第六开关(S6)的一端，所述第五开关(S5)的另一端通过所述第一共模电压采样电阻(R1)连接第二差分信号输出端PAD_P，所述第六开关(S6)的另一端通过所述第二共模电压采样电阻(R2)连接第一差分信号输出端PAD_N，所述第四N型场效应管(N4)的栅极分别与所述第三开关(S3)的一端和所述第四开关(S4)的一端连接，所述第三开关(S3)的另一端连接第一参考电压输入端VREF1，所述第四开关(S4)的另一端连接第二参考电压输入端VREF2，所述第三N型场效应管(N3)的源极与所述第一N型场效应管(N1)的漏极连接，所述第三N型场效应管(N3)的源极还分别与所述第一N型场效应管(N1)的栅极和所述第二N型场效应管(N2)的栅极连接，所述第四N型场效应管(N4)的源极与所述第二N型场效应管(N2)的漏极连接，所述第四N型场效应管(N4)的源极与所述第二N型场效应管(N2)的漏极的结合点与所述第一复用电路单元(D1)连接，所述第一N型场效应管(N1)的源极和所述第二N型场效应管(N2)的源极均接地；所述第一复用电路单元(D1)包括第二P型场效应管(P2)、第一上拉器件(PU1)、第二上拉器件(PU2)、第一下拉器件(PD1)、第二下拉器件(PD2)、第五N型场效应管(N5)、第七开关(S7)和第八开关(S8)；所述第二P型场效应管(P2)的源极连接所述电源输入端VCC，所述第二P型场效应管(P2)的栅极连接所述第四N型场效应管(N4)的源极与所述第二N型场效应管(N2)的漏极的结合点，所述第二P型场效应管(P2)的漏极与所述第一开关(S1)的另一端连接，所述第二P型场效应管(P2)的漏极还分别与所述第一上拉器件(PU1)的一端和所述第二上拉器件(PU2)的一端连接，所述第一上拉器件(PU1)的另一端与所述第一下拉器件(PD1)的一端连接，所述第一上拉器件(PU1)与所述第一下拉器件(PD1)的结合点连接所述第一差分信号输出端PAD_N，所述第二上拉器件(PU2)的另一端与所述第二下拉器件(PD2)的一端连接，所述第二上拉器件(PU2)与所述第二下拉器件(PD2)的结合点连接所述第二差分信号输出端PAD_P，所述第一下拉器件(PD1)的另一端和所述第二下拉器件(PD2)的另一端均与所述第五N型场效应管(N5)的漏极连接，所述第五N型场效应管(N5)的栅极分别与所述第七开关(S7)的一端和所述第八开关(S8)的一端连接，所述第七开关(S7)的另一端连接第二偏置电压输入端VBN，所述第八开关(S8)的另一端连接所述电源输入端VCC，所述第五N型场效应管(N5)的源极接地。。来源：马 克 数 据 网